PL178696B1 - Przetwornik czas-cyfra - Google Patents

Abstract

Przetwornik czas-cyfra, zawierający linię opóźniającą w postaci łańcucha komórek opóźniających oraz układ kalibracyjno-interpolacyjny, znamienny tym, że każda komórka linii opóźniającej (1,2,...,N) zawiera zatrzaskowy przerzutnik D (typu latch) oraz nieodwracający bufor opóźniający, przy czym wyjście (Q) przerzutnika w jednej komórce jest połączone z wejściem (D) przerzutnika w następnej komórce, z wejściem zerującym (R) przerzutnika w poprzedniej komórce i z linią słowa matrycy ROM (4), ponadto wejście (D) pierwszego przerzutnika w łańcuchu stanowi wejście zewnętrzne (5) dla sygnału rozpoczynającego pomiar odstępu czasu, a wejścia zegarowe (CP) przerzutników zatrzaskowych w komórkach dołączone są do wejścia bufora w tej komórce i do wyjścia bufora w poprzedniej komórce, natomiast wejście bufora zwarte z wejściem zegarowym przerzutnika w pierwszej komórce łańcucha stanowi wejście zewnętrzne (6) dla sygnału kończącego pomiar, przy czym wymienione dwa wejścia zewnętrzne są przyłączone do wyjść układu kalibracyjno-mterpolacyjnego który zawiera trzy przerzut- niki D (11, 13,17) połączone kolejno wyjściem (Q) przerzutnika poprzedniego z wejściem (D) przerzutnika następnego, ponadto wejście (D) przerzutnika pierwszego (11) posiada stan logiczny „1”, a wyjście (Q) przerzutnika trzeciego (17) połączone jest z wejściem multipleksera drugiego (15) oraz wyjście (Q) przerzutnika drugiego (13) połączone jest z wejściem multipleksera pierwszego (14) i wejściem multipleksera drugiego (15) którego wyjście stanowi wejście (6) linn opóźniającej, przy czym wyjście (Q) przerzutnika pierwszego (11) poprzez bufor nieodwracający (19), multiplekser pierwszy (14) połączone jest z wejściem (5) linii opóźniającej, a wejścia (R) przerzutników (11), (13) i (17) są połączone z sobą i stanowią wejście zewnętrzne (16) konwertera, natomiast połączone wejścia (C) przerzutników (13) i (17) stanowią wejście (12) konw-ertera, przy czym wejścia konwertera (9) i (18) poprzez multiplekser wejściowy (10) połączone są z wejściem (C) przerzutnika pierwszego (11) oraz wejście konwertera (7) polączonejest z wejściem multipleksera wejściowego (10) i wejściem multipleksera pierwszego (14), a wejście (8) konwertera polączonejest z wejściem multipleksera drugiego (15)

Description

Przedmiotem wynalazku jest przetwornik do precyzyjnego pomiaru odstępu czasu, o rozdzielczości subnanosekundowej. Urządzenia takie są stosowane między innymi w technologii półprzewodników do testowania szybkości działania układów scalonych, jak również w dalmetrii laserowej, telekomunikacji, technice jądrowej, fizyce wielkich energii oraz w technologii wytwarzania napędów dysków komputerowych.

Znane są sposoby przetwarzania odstępów czasu na dane cyfrowe, wykorzystujące przetworniki czas-cyfra z kodowaniem bezpośrednim. Przetworniki te zawierająjedną lub dwie linie opóźniające z odczepami, oraz rejestr przerzutnikowy do zapamiętywania odstępu czasu podczas przelotu sygnału w linii lub liniach. Metoda ta cechuje się bardzo krótkim czasem przetwarzania, który praktycznie jest równy mierzonemu odstępowi czasu. Pozwala to na uzyskanie dużej szybkości powtarzania pomiarów.

Przy zastosowaniu pojedynczej linii opóźniającej, rozdzielczość przetwornika, czyli krok kwantowania mierzonego odstępu czasu, jest równy jednostkowemu opóźnieniu linii, określonemu między dwoma sąsiednimi odczepami. Przy zastosowaniu dwu linii opóźniających, rozdzielczość przetwornika jest określona przez różnicę opóźnień jednostkowych tych linii.

Znane jest rozwiązanie opisane w patencie USA 4,855,970 (Y. Hayashi, R. Orihashi: Time Interval Measurement Apparatus), wykorzystujące dwie linie opóźniające z odczepami, stero178 696 wane dwustronnie. Wadami tego rozwiązania sątrudność detekcji wystąpienia koincydencji w linii przez układy mostkowe z kondensatorami pamiętającymi, oraz brak sposobu kalibracji. W innym patencie USA 4,439,046 (D.R. Hoppe, Time Interpolator), wykorzystano linię opóźniającąz odczepami dołączonymi do zespołu przerzutników zatrzaskowych z odrębnym zerowaniem. Wadą tego rozwiązania jest trudność konstrukcji linii opóźniającej o jednostajnym opóźnieniu wzdłuż linii, w obecności obciążeń związanych z wejściami przerzutników. W patencie USA 4,468,746 (R.M. Davis, Apparatus for Determining Interval Between Two Events) zaproponowano linię opóźniającą w postaci łańcucha odrębnych elementów opóźniających, współpracujących z łańcuchem przerzutników D wyzwalanych zboczem, natomiast w patencie USA 4,875,201 (D.T. Dalzell, Electronic Pulse Time Measurement Apparatus) zastosowano linię opóźniającą z odczepami, współpracującą z rejestrem zatrzaskowym. W patencie USA 4,613,951 (D.C. Chu, Time Interval Measuring Apparatus and Method) wprowadzono dwie linie opóźniające, utworzone przez łańcuch komórek opóźniających, zawierających układ złożony z trzech elementów opóźniających, przerzutnika D wyzwalanego zboczem, oraz trzech bramek logicznych. W patencie USA 4,719,608 (J.F. Genat, F. Rossel, Ultra High-Speed Time-to-Digital Converter), opisano konwerter czas-cyfra zbudowany w oparciu o łańcuch bramek logicznych, tworzących linię opóźniającąz kluczowanych przerzutników SR. W publikacji O. Sasaki et al., „1.2 GHz GaAs Shift Register IC for Dead-Time-Less TDC Application”, IEEE Transactions on Nuclear Science, Vol. 36, No. 1, February 1989, pp. 512-516, oraz w publikacji A. Rothermel i F. Dell'ova, „Analog Phase Measuring Circuit for Digital CMOS-ICs, Proc. ESSCIRC'92, Copenhagen, 21-23 September 1992, pp. 331-334, a także w publikacji T.E. Rahkonen, J.T. Kostamovaara, „The Use of Stabilized CMOS Delay Lines for the Digitization of Short Time Intervals”, IEEE Journal of Solid State Circuits, Vol. 28, No. 8, August 1993, pp. 887-894, przedstawiono kilka wariantów budowy komórek linii opóźniającej, w tym również zawierających odrębne elementy opóźniające, oraz dynamiczne przerzutniki SR i D. W ostatnich dwu publikacjach opisano również metodę kalibracji polegającą na dostrajaniu opóźnienia komórek w pętli automatycznej regulacji fazy. Taka kalibracja oparta jest na periodycznym pomiarze czasu przelotu przez linię, przy częstotliwości zazwyczaj znacznie wyższej od częstości realnie wykonywanych pomiarów. Wynika stąd błąd kalibracji, spowodowany różnicą temperatury kostki półprzewodnikowej podczas kalibracji i podczas pomiarów. Drugą wadą tego sposobu jest dość długi czas wykonania kalibracji, podczas którego nie można wykonywać pomiarów Można wyeliminować tę wadę przez zdublowanie linii opóźniającej na tej samej kostce półprzewodnikowej, ale to pociąga za sobą znaczne zwiększenie powierzchni kostki oraz odpowiednie zwiększenie mocy strat.

Powyższe znane rozwiązania mają następujące wady:

- złożoność konstrukcji komórek opóźniających;

- konieczność odrębnego zerowania przerzutników dynamicznych w komórkach linii;

- brak dokładnej, a jednocześnie wystarczająco prostej i szybkiej metody kalibracji, pozwalającej na kompensację błędu spowodowanego wpływem temperatury, starzenia i rozrzutu technologicznego;

- konieczność odrębnego dekodowania kodu wyjściowego z łańcucha komórek ponieważ jest to zwykle kod termometryczny, który wymaga przetworzenia w kod „1 z N” i następnie zazwyczaj w naturalny kod dwójkowy.

Konwerter czas-cyfra z pojedynczą linią opóźniającą, prosty w konstrukcji, nie wymagający odrębnego zerowania linii opóźniającej, który zawiera dokładny układ kalibracyjny, oraz wytwarza dane wyjściowe bezpośrednio w kodzie „1 z N”, został opisany w polskim opisie patentowym nr 171 654 (J. Kalisz, Urządzenie do pomiaru odstępu czasu) oraz w publikacji (J. Kalisz, R. Szplet: Time-to-Digital converter with direct coding and 100 ps resolution, Electronics Letters, vol. 31 (1995), No. 19, pp. 1658-1659.

Istota wynalazku polega na utworzeniu łańcucha komórek opóźniających, z których każda zawiera zatrzaskowy przerzutnik D (typu latch) i bufor nieodwracający, przy czym wyjście Q przerzutnika w jednej komórce jest połączone z wejściem D przerzutnika w następnej komórce,

178 696 oraz z wejściem zerującym R przerzutnika w poprzedniej komórce i z liniasłowa matrycy ROM, służącej do przemiany kodu „1 z N” na inny kod dwójkowy. Wejście D pierwszego przerzutnika w łańcuchu stanowi wejście zewnętrzne dla sygnału rozpoczynającego pomiar odstępu czasu. Wejście zegarowe przerzutnika zatrzaskowego D w jednej komórce jest dołączone do wejścia bufora w tej komórce i do wyjścia bufora w poprzedniej komórce. Wejście bufora zwarte z wejściem zegarowym przerzutnika w pierwszej komórce łańcucha stanowi wejście zewnętrzne dla sygnału kończącego ten pomiar, przy czym wymienione dwa wejścia zewnętrzne sąprzyłączone do wyjść układu kalibracyjno-interpolacyjnego, a wyjścia Q przerzutników D połączone są z wejściami matrycy ROM.

Układ kalibracyjno-interpolacyjny zawiera trzy przerzutniki D połączone kolejno wyjściami Q przerzutnika poprzedniego z wej ściem D przerzutnika następnego, przy czym wej ście przerzutnika pierwszego posiada stan logiczny „1”, a wyjście Q przerzutnika trzeciego połączone jest z wejściem multipleksera drugiego, którego drugie wejście połączone jest z wyjściem Q drugiego przerzutnika D i wejściem multipleksera pierwszego, przy czym wyjście multipleksera drugiego połączone jest z wejściem CP i wejściem bufora pierwszej komórki układu opóźniającego. Wejścia R przerzutników D układu kalibracyjno-interpolacyjnego połączone są ze sobą i stanowią wejście zewnętrznego impulsu zerującego. Zewnętrzny impuls wzorcowy podawany jest na połączone wejścia C drugiego i trzeciego przerzutnika D. Na wejścia multipleksera wejściowego podawany jest impuls kalibracji CALTRIG, impuls startu START oraz impuls startu kalibracji CAL/MEAS. Wejście CAL/MEAS połączone jest również z wejściem multipleksera pierwszego, którego wyjście połączone jest z wejściem D pierwszego przerzutnika łańcucha komórek opóźniających. Wyjście multipleksera wejściowego połączone jest z wejściem C pierwszego przerzutnika D układu kalibracyjno-interpolacyjnego. Wyjście Q pierwszego przerzutnika B połączone jest przez bufor nieodwracający z wejściem multipleksera pierwszego. Wejście multipleksera drugiego połączone jest z wejściem adresowym MEAS v CAL 1/CAL2 przetwornika.

Działanie układu polega na połączeniu trzech przerzutników i zespołu bramkowych układów logicznych w celu uzyskania funkcji kalibracji lub funkcji interpolacji, zależnie od wybranego trybu pracy urządzenia. Funkcja kalibracji polega na wytworzeniu dwu kalibracyjnych odstępów czasu, różniących się od siebie o dokładnie jeden odstęp wzorcowy, zazwyczaj okres zegara wzorcowego. Przez wykonanie dwóch kalibracyjnych pomiarów odstępów czasu w tych dwu trybach i odjęcie wyniku mniejszego od większego można obliczyć dokładną wartość opóźnienia, przypadającego na jedną komórkę w łańcuchu. Wynik ten uwzględnia się przy obliczeniu rezultatu pomiaru użytkowego. Pomiar ten dotyczy odstępu czasu między impulsami na wejściach START i STOP układu kalibracyjno-interpolacyjnego. Impuls na wejściu STOP może również pochodzić od tego samego zegara wzorcowego, któryjest wykorzystywany do kalibracji urządzenia. W ten sposób można zrealizować pomiary interpolacyjne.

Korzystne skutki wynalazku polegająna tym, że dzięki wykorzystaniu różnicy nanosekundowych opóźnień jednostkowych w dwu liniach opóźniających, możliwe jest osiągnięcie subnanosekundowej rozdzielczości konwertera. Ma to duże znaczenie praktyczne, w szczególności umożliwiając wykorzystanie powszechnie stosowanych technologii mikroelektronicznych CMOS FPGA do konstrukcji precyzyjnych konwerterów czas-cyfra. Komórki opóźniające i układ kalibracyjny mająbardzo prostą konstrukcję, kalibracja urządzenia jest dokładna i szybka, komórki linii opóźniającej nie wymagają odrębnego zerowania, gdyż mają właściwość autozerowania przed pomiarem, a ponadto dane z linii opóźniającej sądostarczane bezpośrednio w kodzie „1 z N”, co umożliwia bezpośrednie adresowanie słów matrycy pamięci ROM, na której wyjściach uzyskuje się dane w innym kodzie dwójkowym.

Przedmiot wynalazku pokazano w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia budowę konwertera zawierającego łańcuch komórek opóźniających, współpracujący z układem kalibracyjno-interpolacyjnym, a fig. 2 przykładowe przebiegi czasowe.

Linia opóźniająca jest utworzona w postaci łańcucha komórek opóźniających 1,2,3...,N. Każda komórka zawiera zatrzaskowy przerzutnik D (typu latch) o opóźnieniu τ, i bufor nieodwracający o opóźnieniu τ₂< τ,, przy czym wyjście Q każdego przerzutnika jest połączone z wej178 696 ściem D następnego przerzutnika w łańcuchu oraz z odpowiednim wejściem linii słowa matrycy pamięciowej ROM 4. Ponadto wyjście Q każdego przerzutnika jest połączone z wejściem zerującym poprzedniego przerzutnika w łańcuchu. Dzięki temu podczas pomiaru bądź kalibracji uzyskuje się automatyczne zerowanie wszystkich poprzednich przerzutników, z wyjątkiem jednego, czyli tego, który jako ostatni został ustawiony w stan 1. Wejście D pierwszego przerzutnika w łańcuchu stanowi wejście zewnętrzne 5 dla sygnału S1, rozpoczynającego pomiar odstępu czasu. Wejście zegarowe CP przerzutnika zatrzaskowego w każdej komórce jest dołączone do wejścia bufora w tej komórce i do wyjścia bufora w poprzedniej komórce łańcucha, natomiast wejście bufora zwarte z wejściem zegarowym CP przerzutnika w pierwszej komórce łańcucha stanowi wejście zewnętrzne 6 dla sygnału S2 kończącego ten pomiar. Wymienione dwa wejścia zewnętrzne sąprzyłączone do wyjść układu kalibracyjno-interpolacyjnego. Przed pomiarem lub kalibracją sygnały wejściowe 5 (S1) oraz 6 (S2) mają stan logiczny 0. Wówczas wszystkie przerzutniki są otwarte do asynchronicznego zapisu, czyli również stan 0 sygnału 5 (S1) propaguje się przez całą linię, powodując jej automatyczne zerowanie.

Mierzony odstęp czasu jest wyrażany przez odstęp czasowy T między zboczem narastającym sygnału 5 (S1) a zboczem narastającym sygnału 6 (S2) i kodowany cyfrowo w łańcuchu opóźniającym. Ponieważ τ, > τ₂, zatem numer N_T komórki, w której sygnał S2 propagujący poprzez bufory dogoni sygnał Sl propagujący przez przerzutniki, i na której wyjściu ustali się stan 1, będzie związany z czasem T równaniem T = τΝ_Τ, gdzie stanowi krok kwantyzacji konwertera: τ = τ, - τ₂.

Układ kalibracyjno-interpolacyjny zawiera trzy przerzutniki D 11,13,17 wyzwalane zboczem, trzy multipleksery 10,14,15 „2 na 1” i jeden bufor nieodwracający 19. Kalibracja jest wykonywana wówczas, gdy na wejściu 7 (CAL/MEAS) jest stan logiczny 0. Jest ona wykonywana kolejno w dwu trybach. Odpowiednie przebiegi czasowe są pokazane na fig. 2. Początkowo na wyjściach Q wszystkich przerzutników jest przyjęty logiczny stan 0.

W pierwszym trybie kalibracji, zilustrowanym na fig. 2a, na wejście 8 (MEA§UvCAL1/CAL2) podaje się stan 0 i następnie na wejście 9 (CALTRlG) podaje się impuls dodatni, który przechodzi przez multiplekser 10 i powoduje ustawienie na wyjściu Q przerzutnika 11 stanu logicznego 1. Narastające zbocze impulsu wzorcowego na wejściu 12 (C LOCK/STOP) powoduje pojawienie się narastającego zbocza impulsu na wyjściu Q przerzutnika 13, które przechodzi przez multipleksery 14 i 15, wytwarzając narastające zbocza impulsów 5 (S1) i 6 (S2). W tym trybie kalibracji narastające zbocze impulsu 5 (S1) wyprzedza narastające zbocze impulsu 6 (S2) o różnicę długości czasów propagacji multiplekserów 14 i 15. Oznacza to, że pomierzony w łańcuchu komórek opóźniających odstęp czasu Ucc j^est bardzo krótki i wyznaczająca go komórka N,, ustawiona w stanie 1, znajduje się na początku łańcucha. Po odczytaniu wyniku (N,) ustala się stan 0 na wejściu 9, i wprowadza impuls zerujący na wejście RESET (16), co powoduje wyzerowanie konwertera.

W drugim trybie kalibracji, zilustrowanym na fig. 2b, na wejście 8 podaje się stan 1 i, podobnie jak poprzednio, na wejście 9 podaje się impuls dodatni. Narastające zbocze impulsu wzorcowego podanego na wejście 12 powoduje pojawienie się narastającego zbocza impulsu na wyjściu Q przerzutnika 13, które propaguje przez multiplekser 14, wytwarzając narastające zbocze impulsu 5 (Sl). Stan 1 na wyjściu Q przerzutnika 13 zostaje wpisany do przerzutnika 17 przez następny impuls wzorcowy, tak że narastające zbocze na wyjściu Q przerzutnika 17 będzie również przywiązane czasowo do tego impulsu. Ponieważ na wejściu adresowym 8 multipleksera 15 jest stan 1, zatem zbocze to przechodzi przez multiplekser 15 i odstęp czasu zmierzony w łańcuchu opóźniającym przez ustawienie komórki N₂ w stan 1 będzie teraz równy τ_2εΑί=^_CAL + T_o, gdzie T_ojest wzorcowym odstępem czasu między narastającymi zboczami kolejnych dwu impulsów sygnału wzorcowego, podanego na wejście 12 (CLOCK/STOP). Po odczytaniu wyniku (N2) ustala się stan 0 na wejściu 9 i podaje impuls zerujący na wejście 16, co powoduje wyzerowanie konwertera.

Przez dokonanie dwu opisanych pomiarów kalibracyjnych i odjęcie wyników otrzymuje się N2 - Nj <= T2cal - Uca. = T0, czyli rozdzielczość cyfrowa τ konwertera wynosi τ = T0(N2- N,)

178 696

W ten sposób obliczony krok kwantyzacji konwertera wykorzystuje się następnie podczas trybu pomiarowego do obliczenia wyniku pomiaru odstępu czasu T.

W trybie pomiarowym, zilustrowanym na fig. 2c, sygnał na wejściu 7 (CAL/MEAS) ma stan 1. Narastające zbocze impulsu na wejściu 18 (START), rozpoczynającego mierzony odstęp czasu, powoduje pojawienie się narastającego zbocza na wyjściu Q przerzutnika 11, które propaguje przez bufor 19 i multiplekser 14, wytwarzając sygnał 5 (S1), rozpoczynający pomiar odstępu czasu w łańcuchu komórek opóźniających. Synchronicznie z najbliższym narastającym zboczem impulsu z wejścia 12 (CLOCK/STOP) pojawia się narastające zbocze impulsu na wyjściu Q przerzutnika 13, które przechodzi przez multiplekser 15, wytwarzając sygnał 6 (S2) kończący pomiar odstępu czasu T w łańcuchu. Po odczytaniu wyniku pomiaru ustala się chwilowo stan 1 na wejściu 16, co powoduje wyzerowanie konwertera.

178 696

a) MEASyCALl / CAL2=0

b)

CAL / MEAS=O, MEASyCALl / CAL2=1

CALTRIG

CLOCK

SI

S2

		^13 + ^14
		-C*· r„ t
	*3——-	M5+f17
	<,-Gcal-„

CAL/MEAS=1

fig.2

178 696

CLOCK/3TOP o y 1-1 i DANE WYJŚCIOWE

RESET

Departament Wydawnictw UP RP. Nakład 60 egz Cena 2,00 zł.

Claims (1)

1. Zastrzeżenie patentowe

   Przetwornik czas-cyfra, zawierający linię opóźniającą w postaci łańcucha komórek opóźniających oraz układ kalibracyjno-interpolacyjny, znamienny tym, że każda komórka linii opóźniającej (1,2,...,N) zawiera zatrzaskowy przerzutnik D (typu latch) oraz nieodwracający bufor opóźniający, przy czym wyjście (Q) przerzutnika w jednej komórce jest połączone z wejściem (D) przerzutnika w następnej komórce, z wejściem zerującym (R) przerzutnika w poprzedniej komórce i z liniąsłowa matrycy ROM (4), ponadto wejście (D) pierwszego przerzutnika w łańcuchu stanowi wejście zewnętrzne (5) dla · sygnału rozpoczynającego pomiar odstępu czasu, a •wejścia zegarowe (CP) przerzutników zatrzaskowych w komórkach dołączone są do wejścia bufora w tej komórce i do wyjścia bufora w poprzedniej komórce, natomiast wejście bufora zwarte z wejściem zegarowym przerzutnika w pierwszej komórce łańcucha stanowi wejście zewnętrzne (6) dla sygnału kończącego pomiar, przy czym wymienione dwa wejścia zewnętrzne sąprzyłączone do wyjść układu kalibracyjno-interpolacyjnego który zawiera trzy przerzutniki B (11, 13, 17) połączone kolejno wyjściem (Q) przerzutnika poprzedniego z wejściem (D) przerzutnika następnego, ponadto wejście (D) przerzutnika pierwszego (11) posiada stan logiczny „1”, a wyjście (Q) przerzutnika trzeciego (17) połączone jest z wejściem multipleksera drugiego (15) oraz wyjście (Q) przerzutnika drugiego (13) połączone jest z wejściem multipleksera pierwszego (14) i wejściem multipleksera drugiego (15) którego wyjście stanowi wejście (6) linii opóźniającej, przy czym wyjście (Q) przerzutnika pierwszego (11) poprzez bufor nieodwracający (19), multiplekser pierwszy (14) połączone jest z wejściem (5) linii opóźniającej, a wejścia (R) przerzutników (11), (13) i (17) sąpołączone z sobąi stanowią wejście zewnętrzne (16) konwertera, natomiast połączone wejścia (C) przerzutników (13) i (17) stanowią wejście (12) konwertera, przy czym wejścia konwertera (9) i (18) poprzez multiplekser wejściowy (10) połączone są z wejściem (C) przerzutnika pierwszego (11) oraz wejście konwertera (7) połączone jest z wejściem multipleksera wejściowego (10) i wejściem multipleksera pierwszego (14), a wejście (8) konwertera połączone jest z wejściem multipleksera drugiego (15).