Przedmiotem wynalazku jest uklad pólautomatycznego ladowania tasmy w pamieciach tas¬ mowych, stosowany zwlaszcza do ladowania tasmy na szpule niewymienna w pamieciach tasmo¬ wych o buforach mechanicznych.Znany jest uklad pólautomatycznego ladowania tasmy na szpule niewymienna w pamieci tasmowej firmy Control Data, w którym dodatkowy silnik poprzez przekladanie mechaniczne podnosi i opuszcza bufory mechaniczne w zaleznosci od potrzeb uzytkownika.Istota ukladu wedlug wynalazku jest polaczenie wejscia pierwszego, drugiego i czwartego mikrowylacznika za masa ukladu, przy czym wyjscie pierwszego mikrowylacznika polaczonejest z wejsciem pierwszego mikrowylacznika polaczone jest z wejsciem piewszym drugiej bramki typu NAND oraz poprzez pierwszy negator z histereza z wejsciem pierwszym pierwszej bramki NAND o wyjsciu polaczonym poprzez uklad opózniajacy z wejsciem R przerzutnika typu RS, którego wyjscie odwracajace polaczone jest poprzez drugi negator z wyjsciem drugim ukladu (SILNY NAPED), zas jego wyjscie nieodwracajace zwarte jest z wejsciem pierwszego trzeciej bramki NAND oraz polaczone poprzez pierwszy negator z wyjsciem pierwszym ukladu (SLABY NAPED).Wyjscie drugiego mikrowylacznika zwarte jest z wejsciem drugim pierwszej bramki NAND oraz wejsciem trzeciego mikrowylacznika. Wyjscie tego mikrowylacznika polaczone jest poprzez drugi negator z histereza ze wspólnym punktem polaczen wejscia S przerzutnika typu RS oraz wejscia drugiego trzeciej bramki NAND, której wyjscie jest zwarte z wejsciem pierwszym czwartej bramki NAND. Wyjscie tej bramki stanowi wyjscie trzecie ukladu (STEROWANIE). Wyjscie czwartego mikrowylacznika zwarte jest z wejsciem drugim drugiej bramki NAND, której wyjscie polaczone jest poprzez uklad wytwarzania impulsu wprowadzajacego z wejsciem drugim czwartej bramki NAND. Wyjscia pierwszego, drugiego i trzeciego mikrowylacznika polaczane sa ponadto ze zródlem zasilania odpowiednio przez pierwszy rezystor, drugi rezystor i trzeci rezystor.Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia schemat ideowy ukladu, a fig. 2 — przebiegi napiec w wybranych punktach tego ukladu.2 148 995 Na wejsciu ukladu znajduja sie cztery mikrowylaczniki. Wejsciepierwszego mikrowylacznika 12, drugiego mikrowylacznika 13 i czwartego mikrowylacznika 15 polaczone sa z masa ukladu, natomiast wyjscie pierwszego mikrowylacznika 12 polaczone jest z wejsciem pierwszym drugiej bramki NAND oraz poprzez pierwszy negator z histereza 1 z wejsciem pierwszym pierwszej bramki NAND 3, której wyjscie polaczone jest poprzez uklad opózniajacy 4 z wejsciem R przerzutnika RS5. Wyjscie odwracajace Q tego przerzutnika polaczone jest poprzez drugi negator 7 z wyjsciem drugim ukladu WY2 (SILNY NAPED) zas wyjscie nieodwracajace Q zwarte jest z wejscie pier¬ wszym trzeciej bramki NAND 10 oraz polaczone poprzez pierwszy negator 6 z wyjsciem pierwszym WY1 (SLABY NAPED) ukladu. Wyjscie drugiego mikrowylacznika 13 zwarte jest z wejsciem drugim pierwszej bramki NAND 3 oraz z wejsciem trzeciego mikrowylacznika 14, którego wyjscie polaczone jest poprzez drugi negator z histereza 2 ze wspólnym punktem polaczen wejscia S przerzutnika RS5 oraz wejscia drugiego trzeciej bramki NAND 10, o wyjsciu zwartym z wejsciem pierwszym czwartej bramki NAND 11, której wyjscie stanowi wyjscie trzecie ukladu WY3 (STE¬ ROWANIE). Wyjscie czwartego mikrowylacznika 15 zwartejest z wejsciem drugim drugiej bramki NAND 8, której wyjscie polaczone jest wejsciem drugim czwartej bramki NAND 11 poprzez uklad wytwarzania impulsu wprowadzajacego 9. Wyjscia pierwszego, drugiego i trzeciego mikrowyla¬ cznika polaczone sa ponadto ze zródlem zasilania Uz odpowiednio przez pierwszy rezystor Rl, drugi rezystor R2 oraz trzeci rezystor R3.W przypadku zamkniecia drzwi pamieci oraz opuszczenia buforów wyjscie drugie ukladu WY2 jest aktywne (SILNY NAPED). Przy otwarciu drzwi pamieci zadziala mikrowylacznik 12 oraz nastepuje zwarcie trzeciego mikrowylacznika 14 zezwalajace na zapalenie przerzutnika RS5 decydujacego o sposobie sterowania silnikami szpul pamieci tasmowej, a nastepnie rozwarcie mikrowylacznika 13. Po zalozeniu tasmy i zamknieciu drzwi pamieci nastepuje zwarcie mikrowyla¬ cznika 13 zapalajac przerzutnik 5 oraz aktywizujac wyjscie pierwsze WY1 (SLABY NAPED),a dezaktywizuje sie wyjscie drugie ukladu WY2 (SILNY NAPED) oraz wyslany zostaje sygnal do wyjscia trzeciego ukladu WY3 (STEROWANIE) polaczonego z ukladem napedu szpul. Sygnal wystepujacy na WY3 (STEROWANIE) w koindydencji z sygnalem wystepujacym na WY1 (STALY NAPED) realizuje staly naciag tasmy oraz lagodne opuszczanie buforów. Po osiagnieciu przez bufory dolnego polozenia nastepuje rozwarcie trzeciego mikrowylacznika 14 i dezaktywacja wyjscia pierwszego ukladu WY1 (SLABY NAPED) oraz wyjscia trzeciego WY3 (STEROWANIE) oraz aktywacja sygnalów na wyjsciu drugim ukladu WY2 (SILNY NAPED). Po zamknieciu drzwi pamieci (rozwarciu mikrowylacznika 12) mozliwe jest wyslanie sygnalu WYPROWADZENIE przez chwilowe rozwarcie czwartego mikrowylacznika 15. Sygnaly WYPROWADZENIE I SILNY NAPED podane do napedu szpuli powoduja poderwanie buforów do obszaru roboczego.Uklad wedlug wynalazku odlacza zasilanie od silników szpul w momencie mechanicznego podnoszenia buforów i mocowanie tasmy na szpuli niewymiennej. Zalacza zasilanie i odpowiednio steruje slabo momentowo silniki szpul w czasie opuszczania buforów zapewniajac naciag i równo¬ mierne opadanie buforów do polozenia spoczynkowego, a ponadto umozliwa sterowanie silno momentowe.Zastrzezenie patentowe Uklad pólautomatycznego ladowania tasmy w pamieciach tasmowych, znamienny tym, ze posiada mikrowylaczniki polaczone z elementami elektronicznymi , w którym to ukladzie masa ukladu zwarta jest z wejsciami pierwszego mikrowylacznika (12), drugiego mikrowylacznika (13) i czwartego mikrowylacznika (15), natomiast wyjscie pierwszego mikrowylacznika polaczone jest z wejsciem pierwszym drugiej bramki NAND (8) oraz poprzez pierwszy negator z histereza (1) z wejsciem pierwszym pierwszej bramki NAND (3) o wyjsciu polaczonym poprzez uklad opóznia¬ jacy (4) z wejsciem (R) przerzutnika (5) typu RS, którego wyjscie odwracajace polaczone jest poprzez drugi negator (7) z wyjsciem drugim ukladu WY(2), zas jego wyjscie nieodwracajace (Q) zwarte jest z wejsciem pierwszym trzeciej bramki NAND (10) oraz polaczone poprzez pierwszy negator (6) z wyjsciem pierwszym ukladu WY(1), przy czym wyjscie drugiego mikrowylacznika (13)148 995 3 zwarte jest z wejsciem drugim pierwszej bramki NAND (3) oraz z wejsciem trzeciego mikrowyla- cznika (14), którego wyjscie polaczone jest poprzez drugi negator z histereza (2) ze wspólnym punktem polaczen wejscia (S) przerzutnika (5) typu RS oraz wejscia drugiego trzeciej bramki NAND (10), której wyjscie zwarte jest z wejsciem pierwszym czwartej bramki NAND (11), której wyjscie stanowi wyjscie trzecie ukladu (WY3), natomiast wyjscie czwartego mikrowylacznika (15) zwarte jest z wejsciem drugim drugiej bramki NAND (8), której wyjscie polaczone jest poprzez uklad wytwarzania impulsu wprowadzajacego (9) z wejsciem drugim czwartej bramki NAND (11) przy czym wyjscia pierwszego, drugiego i trzeciego mikrowylacznika polaczone sa ponadto ze zródlem zasilania (Uz) odpowiednio przez pierwszy rezystor (Rl), drugi rezystor (R2) oraz trzeci rezystor (R3).148995 Fig. 2 Pracownia Poligraficzna UP RP. Naklad 100 egz.Cena 1500 zl PL