***» CIYULNIA Twórcywynalazku: Andrzej Cichy, Jerzy Harasimowicz, TadeuszGoszczynski, Jacek Korytkowski Uprawniony z patentu: Przemyslowy Instytut Automatyki i Pomiarów "Mera-Piap", Warszawa (Polska) Uklad przetwornika napiecia na sygnal impulsowy o zmiennym wypelnieniu Przedmiotem wynalazku jest uklad przetwornika napiecia na sygnal impulsowy o zmiennym wypelnieniu, przeznaczony zwlaszcza do ukladów pomiarowych i ukladów automatyki prze¬ myslowej.Znane sa uklady przetworników synchronizowanych sygnalem zegarowym i dzialajacych w oparciu o zasade równowazenia ladunku w elemencie calkujacym, w których sygnal wyjsciowy ze wzmacniacza calkujacego podawanyjest na komparator sterujacy przerzutnikiem D typu CMOS.Przerzutnik ten przelacza klucz analogowy, który otwiera lub zamyka przeplyw pradu wzorcowego do wezla sumujacego.Znane sa rózne sposoby realizacji klucza analogowego przelaczajacego pradu. Mozna je sprowadzic do dwóch podstawowych rozwiazan. Piersza grupa to uklady, w których przelaczenie pradu odbywa sie na zasadzie wybieraka diodowego. Wada tych ukladów jest to, ze wymagaja stosowania zródla pradu odniesienia o duzej rezystancji wyjsciowej lub kompensowania w funkcji temperatury spadku napiecia na diodzie kluczujacej, przewodzacej prad wzorcowy.Druga grupa to uklady, w których przelaczanie pradu odbywa sie przy pomocy elementu kluczujacego, o pomijalnie malym spadku napiecia w stanie przewodzenia. Stosowanie kluczy bipolarnych, ze wzgledu na róznice czasów wlaczania i wylaczania klucza, powoduje wprowadzenie nieliniowosci charakterystyki przy wzroscie czestotliwosci pracy przetwornika. Przy stosowaniu tranzystorów polowych jako kluczy, uklad sterowania kluczem, który wynosi swoje opóznienie przy przelacza¬ niu kluczy, znacznie rozbudowuje sie. Wada obu grup rozwiazanjest nieliniowosc charakterystyki sredniego wypelnienia impulsu w funkcji napiecia wejsciowego wynikajaca z niejednakowych czasów wlaczania i wylaczania pradu wzorcowego, zwlaszcza przy stosowaniu w ukladzie przela¬ czajacym tranzystorów bipolarnych.W ukladzie wedlug wynalazku, zastosowano przerzutnik D typu CMOS, którego wejscie informacyjne polaczone jest z wyjsciem wzmacniacza calkujacego, wprowadzenia zasilania dola-2 146 012 czone sa do zródla napiecia odniesienia, wyjscie dolaczone jest poprzez rezystor zakresowy do inwersyjnego wejscia wzmacniacza calkujacego, a wejscie zegarowe polaczone jest z zewnetrznym urzadzeniem sygnalów zegarowych. W przypadku, gdy sygnal wyjsciowy wzmacniacza calkuja¬ cego ma wartosc bezwzgledna wieksza od napiecia zasilania przerzutnika, pomiedzy wyjsciem wzmacniacza calkujacego a wejscie informacyjne przerzutnika, wlacza sie uklad nieliniowy.Zaleta ukladu wedlug wynalazku jest wyeliminowanie potrzeby stosowania osobnego kompa¬ ratora i osobnych kluczy analogowych - niezaleznych elementów ukladu przetwornika napiecia na sygnal impulsowy, stosowanych w dotychczasowych rozwiazaniach. Zastosowanych uklad pracy przetwornika spelnia zarówno role komparatora, jak i klucza analogowego. Spelnienie roli kompa¬ ratora wynika z tego, ze przerzutnik charakteryzuje sie wysokim i stabilnym progiem przelaczania stanowiacym okolo 45% wartosci napiecia zasilania. Spelnienie roli klucza analogowego wynika z tego, ze przerzutnik charakteryzuje sie mala rezystancja wyjsciowa, totez spadki napiec od przela™ czanych sygnalów analogowych moga byc nieznaczne. Takwiec, stosujac uklad wedlug wynalazku uzyskuje sie zredukowanie liczby elementów elektroniczynch, gdy nie trzeba stosowac ani kompa¬ ratora, ani kluczy analogowych. Parametry dynamiczne ukladu zapewniaja liniowosc charaktery¬ styki rzedu 0,01% w zakresie czestotliwosci zegara synchronizujacego do 100 kHz. Wysoka dokladnosc ukladu przetwornika wynika z równowazenia ladunku od sygnalu wejsciowego i sygnalu wyjsciowego we wzmacniaczu calkujacym. Sygnal wyjsciowy przyjmuje poziomy napiec dokladnie ustalone na skutek zasilania przerzutnika ze zródla napiecia odniesienia oraz dzieki pomijalnie malym spadkom napiecia na ukladach wewnetrznych przerzutnika.Przedmiot wynalazkujest uwidoczniony w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia ogólny schemat ukladu przetwornika napiecia na sygnal impulsowy o zmiennym wypelnieniu, a fig. 2 sposób wlaczenia ukladu nieliniowego w uklad przetwornika napiecia.Uklad przetwornika sklada sie z rezystora wejsciowego 1, wzmacniacza calkujacego 2 zawiera¬ jacego kondensator 3, przerzutnika 4, który jest przerzutnikiem D typu CMOS, zródla napiecia odniesienia 5 i rezystora zakresowego 6, przy czym wejscie informacajne D przerzutnika 4 dola¬ czone jest do wyjscia 8 wzmacniacza calkujacego 2. Wyprowadzenia zasilania Udd i Uss przerzut¬ nika 4 dolaczone sa do zródla napiecia odniesienia 5. Wyjscie Q przerzutnika 4 dolaczone jest poprzez rezystor zakresowy 6 do inwersyjnego wejscia 7 wzmacniacza calkujacego 2, a wejscie zegarowe CL przerzutnika 4 polaczone jest z zewnetrznym urzadzeniem sygnalów zegarowych ZEG.Drugi przyklad wykonania ukladu zawiera uklad nieliniowy 9 wlaczony miedzy wyjscie 8 wzmacniacza calkujacego 2 a wejscie informacyjne D przerzutnika 4.Napieciowy lub pradowy sygnal wejsciowy WE o ujemnej polaryzacji podawany jest na rezystor wejsciowy 1 i sumowany z sygnalem wyjsciowym WY podawanym z wyjscia Q przerzut¬ nika 4, poprzez rezystor zakresowy 6, do inwerysjnego wejscia 7 wzmacniacza calkujacego 2. W zaleznosci od wartosci dwustanowego sygnalu wyjsciowego WY, napiecie na wyjsciu 8 wzmacnia¬ cza calkujacego 2 narasta lub maleje. Przerzutnik 4 dokonuje zmiany stanu sygnalu wyjsciowego WY w momentach wyznaczonych przez impulsy z zewnetrznego urzadzenia sygnalów zegarowych ZEG, które dolaczone jest do wejscia zegarowego CL przerzutnika 4. Przy dolaczonym do wspólnego punktu zasilania (zera zasilania ) wyprowadzeniu zasilania Uss przerzutnika 4 sygnal wejsciowy WE musi miec wartosci mniejsze od zera, a przy dolaczonym do wspólnego punktu zasilania (zera zasilania) wprowadzeniu zasilania Udd i ujemnym napieciu na wprowadzeniu zasilania Uss sygnal wejsciowy WE musi miec wartosci wieksze od zera.Uklad nieliniowy 9 jest wlaczony pmiedzy wyjscie 8 wzmacniacza calkujacego 2 a wejscie informacyjne D przerzutnika 4. Uklad ten sklada sie z diody Dl oraz rezystorówRl i R2. Zadaniem ukladu nieliniowego 9 jest ograniczenie pradu wejsciowego w przerzutniku 4 w przypadku, gdy na wyjsciu 8 wzmacniacza calkujacego 2 wystapia napiecia przekraczajace zakres napiec na wyprowa¬ dzeniach zasilania Udd i Uss przerzutnika 4.Zastrzezenia patentowe 1. Uklad przetwornika napiecia na sygnal impulsowy o zmiennym wypelnieniu dzialajacy w oparciu o zasade równowazenia ladunku i synchronizowany sygnalem zegarowym oraz zawiera-146 012 3 jacy wzmacniacz calkujacy, przerzutnika D typu CMOS i zródlo napiecia odniesienia, znamienny tym, ze wejscie informacyjne (D) przerzutnika (4) dolaczone jest do wyjscia (8) wzmacniacza calkujacego (2), wyprowadzenia zasilania(UDD i Uss) przerzutnika (4) dolaczone sa do zródla napiecia odniesienia (5), wyjscie (Q) przer(4) dolaczone jest poprzez rezystor zakresowy (6) do inwersyjnego wejscia (7) wzmacniacza calkujacego (2), a wejscie zegarowe (CL) przerzutnika (4) polaczone jest z zewnetrznym urzadzeniem sygnalów zegarowych (ZEG). 2. Uklad wedlug zastrz. 1, znamienny tym, ze miedzy wyjscie (8) wzmacniacza calkujacego (2) a wejscie informacyjne (D) przerzutnika (4) jest wlaczony uklad nieliniowy (9).146012 Fig.1 Fig.2 Pracownia Poligraficzna UP PRL. Naklad 100 eg2.Cena 400 zl PL