PL145649B1 - Univibrator circuit - Google Patents
Univibrator circuit Download PDFInfo
- Publication number
- PL145649B1 PL145649B1 PL24459183A PL24459183A PL145649B1 PL 145649 B1 PL145649 B1 PL 145649B1 PL 24459183 A PL24459183 A PL 24459183A PL 24459183 A PL24459183 A PL 24459183A PL 145649 B1 PL145649 B1 PL 145649B1
- Authority
- PL
- Poland
- Prior art keywords
- input
- output
- inverter
- logic gate
- circuit
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
Przedmiotem wynalazku Jest uklad uniwlbratora. Znany Jest uklad uniwlbratora, w którym wyjscie bramki logicznej poleczone jest z wejsciem ukladu rózniczkujecego, zlo¬ zonego z kondensatora i rezystora, a wyjscis tego ukladu poleczone Jest z wejsciem in- wertera, do którego wyjscia doleczone jest wejscie bramki logicznej* Impuls wyzwalajacy poczatkuje proces generacji i przejscie do stanu równowagi nietrwalej. Czas trwania uni¬ wlbratora w tym stanie zalezy od stalej czasowej ukladu rózniczkujecego i nie zalezy od dalszych zmian sygnalu wyzwalajacego.Zgodnie z wynalazkiem uklad zawiera drugi inwerter, którego wejscie poleczone Jest z wejsciem wyzwalajecym bramki logicznej, a wyjscie wleczone jest poprzez diode miedzy wyjscie ukladu rózniczkujecego i wejscie pierwszego inwertera. Takie rozwiezanie umozliwia przedluzenie o stale wartosc czasu kazdego impulsu wejsciowego bez wzgledu na stan uniwibratora.Wynalazek w przykladowym wykonaniu pokazano na rysunku, który przedstawia sche¬ mat Ideowy uniwlbratora* Jak pokazano na rysunku wyjscie bramki logicznej B poleczone jest przez uklad rózniczkujacy U, zlozony z kondensatora C i rezystora R, z wejsciem inwertera II* Wyjscie tego inwertera poleczone jest z wejsciem bramki logicznej B* Wejscie wyzwala- jece tej bramki poleczone jest natomiast z wejsciem inwertera 12, którego wyjscie wle¬ czone jest z kolei poprzez diode D miedzy wyjscie ukladu rózniczkujecego U 1 wyjscie in¬ wertera II.W stanie równowagi trwalej uniwlbratora na obu wejsciach bramki logicznej B panuje stan wysoki, kondensator C Jest rozladowany. Podanie na wejscie wyzwalajece uniwlbratora impulsu ujemnego, powoduje skokowe zmiane napiecia z poziomu niskiego na wysoki na wyjsciu2 145 649 bramki logicznej B. Wymusza to z kolei skokowa zmiane napiecia z poziomu wysokiego na nis¬ ki na wyjsciu uniwibratora, podtrzymujac bramke logiczna B w stanie wlaczenia. W miare ladowania kondensatora C napiecie na wejsciu inwertera Ii maleje* Ponowne podanie impulsu wyzwalajacego na wejscie uniwibratora, ale w czasie gdy napiecie na wejsciu inwertera II nie osiagnelo jeszcze wartosci Jego napiecia progowego, powoduje przez inwerter 12 i diode D skokowa zmiane napiecia na wejsciu inwertera II do poziomu wysokiego, a tym samym rozladowanie kondensatora C. Po zaniku Impulsu wyzwalaja¬ cego kondensator C zaczyna sie ponownie ladowac, a stan równowagi nietrwalej uniwibratora przedluzy sie o okres czasu równy odstepowi czasowemu miedzy kolejnymi impulsami wyzwala¬ jacymi.Stan równowagi trwalej osiagnie uniwibrator ponownie wówczas gdy okres czasu miedzy kolejnymi impulsami wyzwalajacymi bedzie wiekszy od impulsu generowanego przez uniwibrator, którego dlugosc ustala uklad rózniczkujacy U. W przypadku, gdy na wejscie uniwibratora podany zostanie ciag impulsów wyzwalajacych o okresie powtarzania krótszym od impulsu generowanego przez uniwibrator na Jego wyjsciu utrzymywac sie bedzie stan rów¬ nowagi nietrwalej.Zastrzezenie patentowa Uklad uniwibratora wyposazony w bramke logiczna, której wyjscie polaczone Jest z wejsciem ukladu rózniczkujacego, zlozonego z kondensatora i rezystora, a do wyjscia te¬ go ukladu dolaczone jest wejscie inwertera, ktróego wyjscie podane jest na wejscie bramki logicznej, znamienny tym, ze zawiera drugi inwerter /I2/f którego wejscie po¬ laczone jest z wejsciem wyzwalajacym bramki logicznej /B/, natomiast jego wyjscie wlaczo¬ ne jest poprzez diode /D/ miedzy wyjscie ukladu rózniczkujacego /U/ i wejscie pierwszego inwertera /II/• -^c—W Pracowna Poligraficzna UP PRL. Naklad 100 egz.Cena 220 zl PL
Claims (1)
1. Zastrzezenie patentowa Uklad uniwibratora wyposazony w bramke logiczna, której wyjscie polaczone Jest z wejsciem ukladu rózniczkujacego, zlozonego z kondensatora i rezystora, a do wyjscia te¬ go ukladu dolaczone jest wejscie inwertera, ktróego wyjscie podane jest na wejscie bramki logicznej, znamienny tym, ze zawiera drugi inwerter /I2/f którego wejscie po¬ laczone jest z wejsciem wyzwalajacym bramki logicznej /B/, natomiast jego wyjscie wlaczo¬ ne jest poprzez diode /D/ miedzy wyjscie ukladu rózniczkujacego /U/ i wejscie pierwszego inwertera /II/• -^c—W Pracowna Poligraficzna UP PRL. Naklad 100 egz. Cena 220 zl PL
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL24459183A PL145649B1 (en) | 1983-11-15 | 1983-11-15 | Univibrator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL24459183A PL145649B1 (en) | 1983-11-15 | 1983-11-15 | Univibrator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL244591A1 PL244591A1 (en) | 1985-05-21 |
| PL145649B1 true PL145649B1 (en) | 1988-10-31 |
Family
ID=20019184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL24459183A PL145649B1 (en) | 1983-11-15 | 1983-11-15 | Univibrator circuit |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL145649B1 (pl) |
-
1983
- 1983-11-15 PL PL24459183A patent/PL145649B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL244591A1 (en) | 1985-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0180060A1 (en) | Self-timing and self-compensating print wire actuator driver | |
| US4812687A (en) | Dual direction integrating delay circuit | |
| EP0243235A3 (en) | Noise pulse suppressing circuit in a digital system | |
| PL145649B1 (en) | Univibrator circuit | |
| JPS5596728A (en) | Load driving circuit | |
| US5673424A (en) | Circuit which supplies a clock pulse to a microcomputer | |
| SU1283953A1 (ru) | Формирователь импульсов | |
| SU1051691A1 (ru) | Триггерное устройство (его варианты) | |
| SU1450092A1 (ru) | Формирователь фазовых импульсов | |
| SU1338029A1 (ru) | Устройство дл подавлени дребезга | |
| SU930595A1 (ru) | Одновибратор | |
| SU1083177A1 (ru) | Устройство дл ввода информации | |
| SU1248063A1 (ru) | Счетчик импульсов с числом состо ни 2 @ -1 | |
| SU843130A1 (ru) | Формирователь пр моугольныхиМпульСОВ | |
| SU674211A1 (ru) | Селектор импульсов | |
| SU1432731A1 (ru) | Управл емый генератор импульсов | |
| SU1270883A1 (ru) | Функциональный генератор | |
| SU712928A1 (ru) | Ждущий мультивибратор | |
| SU1325439A1 (ru) | Вторичный источник питани посто нного напр жени | |
| SU949779A1 (ru) | Многофазный генератор импульсов | |
| SU1474828A1 (ru) | Генератор пр моугольных импульсов | |
| SU1231590A1 (ru) | Формирователь импульсов | |
| SU1531199A1 (ru) | Частотный компаратор | |
| SU1277280A1 (ru) | Реагирующий элемент дл измерительных органов релейной защиты | |
| SU1647862A1 (ru) | Формирователь последовательности импульсов |