PL145605B1 - Circuitry for determining a co-ordinate axis and lowrr and upper border lines of a plot to be displayed on a crt display unit with vertical line-by-line scan - Google Patents

Circuitry for determining a co-ordinate axis and lowrr and upper border lines of a plot to be displayed on a crt display unit with vertical line-by-line scan Download PDF

Info

Publication number
PL145605B1
PL145605B1 PL25132284A PL25132284A PL145605B1 PL 145605 B1 PL145605 B1 PL 145605B1 PL 25132284 A PL25132284 A PL 25132284A PL 25132284 A PL25132284 A PL 25132284A PL 145605 B1 PL145605 B1 PL 145605B1
Authority
PL
Poland
Prior art keywords
input
digital signal
graph
determining
plot
Prior art date
Application number
PL25132284A
Other languages
English (en)
Other versions
PL251322A1 (en
Inventor
Piotr Tafel
Original Assignee
Inst Tele I Radiotech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Tele I Radiotech filed Critical Inst Tele I Radiotech
Priority to PL25132284A priority Critical patent/PL145605B1/pl
Publication of PL251322A1 publication Critical patent/PL251322A1/xx
Publication of PL145605B1 publication Critical patent/PL145605B1/pl

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

Przedmiotem wynalazku jest uklad do wyznaczania osi wykresu oraz poziomych linii dolnej 1 górnej ograniczajecych wykres dla monitora telewizyjnego o pionowym wybieraniu linii.Przez wyznaczenie linii rozumie sie wyznaczenie momentów rozjasnienia pianki swiet¬ lnej no ekranie lampy kineskopowej* Obecnie stosowane uklady zawieraja pamiec, w któ¬ rych zgromadzona jest informacja o momencie rozswietlania plamki dla kazdej linii rastru niezaleznie. Takie mozliwosci posiadaje, systemy komputerowe wyposazone w specjalizowane uklady wspólpracy z monitorem.Istota wynalazku polega na tym, ze wyjscie ukladu odejmujacego poleczone jest z wejsciem komutatora sygnalów cyfrowych, którego drugie wejscie poleczone jest z jednym wejsciem ukladu odejmujecego. Wyjscie komutatora sygnalów cyfrowych poleczone jest z wej¬ sciem komparatora cyfrowego, którego drugie wejscie poleczone jest z wyjsciem licznika zliczajecego przebieg taktujecy doprowadzony do wejscia zllczajecego licznika* Do jednego wejscia ukladu odejmujecego doprowadzony jest sygnal cyfrowy reprezentujecy os wykresu, a do drugiego wejscia ukladu odejmujecego, poleczonego z wejsciem komutatora sygnalów cyfrowych doprowadzony jest sygnal cyfrowy reprezentujecy linie górne i dolhe ogranicza¬ jace wykres.Zalete wynalazku jest uzyskanie pozedanych parametrów przy mniejszym skomplikowa¬ niu ukladu, dzieki czemu uzyskane se oszczednosci materialowe oraz mozliwa jest realizacja2 145 605 ukladu za pomoce ukladów scalonych polskiej produkcji* Przedmiot wynalazku przedstawiony jest w przykladzie wykonania na rysunku, który stanowi schemat blokowy ukladu* Wyjscie ukladu odejmujacego 1 polaczone jest z wejsciem komutatora sygnalów cyfro¬ wych 2, którego drugie wejscie poleczone jest z jednym wejsciem ukladu odejmujacego 1.Wyjscie komutatora sygnalów cyfrowych 2 polaczone Jest z wejsciem komparatora cyfrowego 3, którego drugie wejscie polaczone jest z wyjsciem licznika 4* Do jednego wejscia ukladu odejmujecego 1 doprowadzony jest sygnal cyfrowy reprezentujacy os wykresu, a do drugiego wejscia, polaczonego z wejsciem komutatora sygnalów cyfrowych 2, doprowadzony jest syg¬ nal cyfrowy reprezentujacy linie górna i dolna ograniczajaca wykres* W ukladzie odejmujacym 1 dokonywana jest operacja odjecia liczby reprezentujacej linie górna i dolna ograniczajaca wykres od liczby reprezentujace os wykresu* Wynik odje¬ cia doprowadzony Jest do komutatora sygnalów cyfrowych 2, który komutuje do komparatora cyfrowego 3 wynik operacji odejmowania z ukladu odejmujacego 1 albo liczbe reprezentuja¬ ca linie górna i dolna ograniczajaca wykres* Synchronicznie z rozpoczeciem wybierania linii na ekranie monitora odblokowany zostaje licznik 4 poprzez wejscie zerujace licz¬ nik 4 1 licznik 4 zaczyna zliczac impulsy taktu doprowadzone do wejscia licznika* Komu¬ tator sygnalów cyfrowych 2 doprowadza do komparatora cyfrowego 3 wynik odejmowania* W momencie zrównania sie stanu licznika 4 z wynikiem odejmowania, komparator cy¬ frowy 3 daje na swoim wyjsciu sygnal rozswietlania plamki* W tym momencie licznik 4 zo¬ staje wyzerowany poprzez wejscie zerujace, a komutator sygnalów cyfrowych 2 dolacza do komparatora cyfrowego 3 liczbe reprezentujaca linie górna i dolna* W momencie zrównania sie stanu licznika 4 z liczba doprowadzona przez komutator sygnalów cyfrowych 2, z kom¬ paratora cyfrowego 3 podawany jest sygnal rozswietlania plamki i jednoczesnie licznik 4 zostaje wyzerowany* Komutator sygnalów cyfrowych 2 nie zmienia swojego stanu. W momen¬ cie zrównania sie stanu licznika 4 z liczba komutatora sygnalów cyfrowych 2 z kompara¬ tora cyfrowego 3 wysylany jest sygnal rozswietlajacy plamke* Opisany cykl powtarzany jest dla kazdej linii rastru ekranu* Zastrzezenie patentowe Uklad do wyznaczania osi wykresu oraz poziomych linii dolnej i górnej ogranicza¬ jacych wykres dla monitora telewizyjnego o pionowym wybieraniu linii, znamien¬ ny tym, ze wyjscie ukladu odejmujacego /l/ dolaczone jest do wejscia komutatora sygnalów cyfrowych /2/t którego wyjscie dolaczone jest do wejscia komparatora cyfrowe¬ go /3/, do którego drugiego wej scia dolaczone jest wyjscie licznika /A/ zliczajacego prze¬ bieg taktujacy doprowadzony do wejscia licznika /4/, przy czym do jednego wejscia ukladu odejmujacego /l/ doprowadzony jest sygnal cyfrowy reprezentujacy os wykresu, a do drugie¬ go wejscia ukladu odejmujacego /l/, polaczonego z drugim wejsciem komutatora sygnalów cyfrowych /2/, doprowadzony jest sygnal cyfrowy reprezentujacy linie górna i dolna ogra¬ niczajaca wykres* Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 220 zl PL

Claims (1)

1. Zastrzezenie patentowe Uklad do wyznaczania osi wykresu oraz poziomych linii dolnej i górnej ogranicza¬ jacych wykres dla monitora telewizyjnego o pionowym wybieraniu linii, znamien¬ ny tym, ze wyjscie ukladu odejmujacego /l/ dolaczone jest do wejscia komutatora sygnalów cyfrowych /2/t którego wyjscie dolaczone jest do wejscia komparatora cyfrowe¬ go /3/, do którego drugiego wej scia dolaczone jest wyjscie licznika /A/ zliczajacego prze¬ bieg taktujacy doprowadzony do wejscia licznika /4/, przy czym do jednego wejscia ukladu odejmujacego /l/ doprowadzony jest sygnal cyfrowy reprezentujacy os wykresu, a do drugie¬ go wejscia ukladu odejmujacego /l/, polaczonego z drugim wejsciem komutatora sygnalów cyfrowych /2/, doprowadzony jest sygnal cyfrowy reprezentujacy linie górna i dolna ogra¬ niczajaca wykres* Pracownia Poligraficzna UP PRL. Naklad 100 egz. Cena 220 zl PL
PL25132284A 1984-12-28 1984-12-28 Circuitry for determining a co-ordinate axis and lowrr and upper border lines of a plot to be displayed on a crt display unit with vertical line-by-line scan PL145605B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL25132284A PL145605B1 (en) 1984-12-28 1984-12-28 Circuitry for determining a co-ordinate axis and lowrr and upper border lines of a plot to be displayed on a crt display unit with vertical line-by-line scan

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL25132284A PL145605B1 (en) 1984-12-28 1984-12-28 Circuitry for determining a co-ordinate axis and lowrr and upper border lines of a plot to be displayed on a crt display unit with vertical line-by-line scan

Publications (2)

Publication Number Publication Date
PL251322A1 PL251322A1 (en) 1986-07-01
PL145605B1 true PL145605B1 (en) 1988-10-31

Family

ID=20024856

Family Applications (1)

Application Number Title Priority Date Filing Date
PL25132284A PL145605B1 (en) 1984-12-28 1984-12-28 Circuitry for determining a co-ordinate axis and lowrr and upper border lines of a plot to be displayed on a crt display unit with vertical line-by-line scan

Country Status (1)

Country Link
PL (1) PL145605B1 (pl)

Also Published As

Publication number Publication date
PL251322A1 (en) 1986-07-01

Similar Documents

Publication Publication Date Title
KR910006293B1 (ko) 텔레비전 수상기
KR910005140B1 (ko) 디지탈 표시 시스템
CA2058279C (en) Television receiver
KR940011887B1 (ko) 비데오 표시 시스템
US4760446A (en) Method and apparatus for detecting the motion of image in a television signal
KR950009654B1 (ko) 주사표시 시스템
JPH1032729A (ja) ビデオ信号用補間フィルタ
JPS5526792A (en) Television screen display unit
EP0057923A2 (en) Solid-state color imaging device
JP2661915B2 (ja) 垂直ビデオ信号フィルタ装置
CA1248626A (en) Noise adjusted recursive filter
CS277542B6 (en) Circuit arrangement for image-in-image precessing with variable signal pointing
PL145605B1 (en) Circuitry for determining a co-ordinate axis and lowrr and upper border lines of a plot to be displayed on a crt display unit with vertical line-by-line scan
US4670790A (en) Television receiver provided with delay circuit
US6219096B1 (en) Image signal generating and converting device
JPS6430387A (en) Y/c separator circuit
EP0766457A3 (en) Improved scanning circuit structure of a television receiver
JPH05292423A (ja) テレビジョン受像機
JPH0530544A (ja) デイスプレイ撮影装置
EP0855841A2 (en) Circuit for convergence setting in a projection television set
KR19980080104A (ko) 비디오 신호를 필터링 및 추림하기 위한 회로 장치
SU1494249A1 (ru) Смеситель видеосигналов
KR930000955B1 (ko) 영상신호의 에지(Edge)량 검출방법
Nishizawa et al. Solid state imager implementing sensitivity control function on chip
JPS5476013A (en) Signal transmission system for cathode-ray tube character display unit