Przedmiotem wynalazku jest uklad cyfrowy, wykrywajacy przekroczenie dopuszczalnej sumy cyfrowej w kodach dwubiegunowych, zwlaszcza w teletransmisyjnych kodach dwubiegunowych, stosowanych w systemach lacznosci wielokrotnej z cyfrowym zwielokrotnieniem sygnalów o mo¬ dulacji impulsowo-kodowej PCM. Uklad wedlug wynalazku znajduje glówne zastosowanie w tech¬ nice pomiaru stopy bledów w kodach o znanej dopuszczalnej sumie cyfrowej.Znany jest uklad do wykrywania bledów w dwubiegunowym kodzie cyfrowym typu HDB-3» Jest to detektor zaburzen biegunowosci, stosowany w "Testerze Regeneratorów TCC-120, typ TR-1/80". Tester opracowano 1980 r. w Instytucie Telekomunikacji Politechniki Warszawskiej.Ten znany uklad zawiera dwa przerzutniki typu J-K, szesc bramek NAND oraz szesc inwerterów NOT i wykrywa przekroczenia sumy cyfrowej powyzej "plus jeden" i ponizej "minus jeden".Dodatnie i ujemne jedynki badanego kodu HDB-3 doprowadzone sa do wejsc J i K drugiego z przerzutników J-K, zas sygnal taktujacy doprowadzany jest do wejscia CL tego przerzutnika, przy czym sygnalem taktujacym jest wystepujaca na wyjsciu trzeciej bramki suma logiczna jedynek dodatnich i ujemnych. Sygnal na wyjsciu trzeciej bramki pojawia sie przy wystapieniu przewagi dwu impulsów dodatnich nad impulsami ujemnymi lub odwrotnie. Na wyjsciu detektora sygnal pojawia sie przy wystapieniu przewagi trzech impulsów dodatnich nad ujemnymi, lub odwrotnie. Dla umozliwienia pomiaru bledów w kodzie dwubiegunowym typu 4B/3T, w którym do¬ puszczalne granice sumy cyfrowej wynosza minus 4 oraz plus 3, znany detektor nalezaloby rozbudowac o dalsze 4 stopnie, co w znacznym stopniu skomplikowaloby jego strukture.Uklad wedlug wynalazku zawiera szeregowy n-bitowy rejestr przesuwny, gdzie n jest liczba naturalna, oraz cyfrowy uklad kombinacyjny, zawierajacy pierwsza, druga i trzecia bramke logiczna, oraz pierwszy i drugi inwerter. Do wejscia rejestru, przesuwajacego Jego zawartosc w prawo i do jednego z wejsc drugiej bramki logicznej doprowadzony jest sygnal,2 142 939 odpowiadajacy dodatnim jedynkom badanego kodu dwubiegunowego9 a do wejscia tego rejestru, przesuwajacego jego zawartosc w lewo i do jednego z wejsc pierwszej bramki logicznej do¬ prowadzony jest sygnal, odpowiadajacy ujemnym jedynkom kodu. Do jednego z szeregowych wejsc rejestru przesuwnego doprowadzone jest napiecie o poziomie jedynki logicznej, a do drugiego, szeregowego wejscia tego rejestru doprowadzone jest napiecie o poziomie zera logicznego.Sygnal taktujacy doprowadzony jest do wejscia taktujacego rejestru, oraz, poprzez drugi in- werter, do drugidh wejsc pierwszej i drugiej bramki logicznej. Trzecie wejscie pierwszej bramki sterowane jest zanegowanym przez pierwszy inwerter sygnalem, wystepujacym na wyjsciu pierwszego stopnia rejestru, a trzecie wejscie drugiej bramki sterowane jest sygnalem, wy-' stepujacym na wyjsciu ostatniego stopnia rejestru. Sygnaly, pojawiajace sie na wyjsciach pierwszej i drugiej bramki logicznej, steruja wejsciami trzeciej bramki logicznej, realizu¬ jacej sume logiczna tych sygnalów. Sygnal wyjsciowy trzeciej bramki zawiera ilosciowe infor¬ macje o przekroczeniu dopuszczalnej sumy cyfrowej w badanym kodzie dwubiegunowym.Szeregowy, n-bitowy rejestr przesuwny moze byc szeregowym, siedmiobitowym rejestrem przesuwnym, zrealizowanym z dwu scalonych, czterobitowych rejestrów przesuwnych z wpisem szeregowym, wzajemnie polaczonych w konfiguracji szeregowego, siedmiobitowego rejestru przesuwnego.Rejestr siedmiobitowy umozliwia wykorzystanie ukladu wedlug wynalazku zwlaszcza do badania kodu o minimalnej sumie cyfrowej równej - 4 i maksymalnej sumie cyfrowej równej + 3.Zalety ukladu cyfrowego wedlug wynalazku w pelni ujawniaja sie przy badaniu kodów dwubiegunowych, w których granice dopuszczalnej sumy cyfrowej sa stosunkowo wysokie. Takim kodem jest przykladowo teletransmisyjny kod 4B/3T, dla którego minimalna suma cyfrowa równa jest minus 4, zas maksymalna suma cyfrowa równa jest plus 3. Znane uklady do wykrywania prze¬ kroczenia dopuszczalnej sumy cyfrowej w takim kodzie sa bardzo rozbudowane. Uklad cyfrowy wedlug wynalazku spelnia te same zadania bardziej racjonalnie, gdyz zawiera znacznie mniej elementów. Ponadto uklad wedlug wynalazku jest bardzo elastyczny, gdyz moze byc wykorzystany do badania kodów o innych wartosciach dopuszczalnej sumy cyfrowej, a takich mozliwosci pozbawione sa znane rozwiazania.Wynalazek zostanie blizej objasniony w przykladzie wykonania, zilustrowanym figura¬ mi rysunku. Fig. 1 rysunku stanowi ogólny schemat ideowy ukladu cyfrowego, wykrywajacego przekroczenie dopuszczalnej sumy cyfrowej w kodzie dwubiegunowym, zas na fig. 2 pokazany jest uklad polaczen siedmiobitowego rejestru przesuwnego z wpisem szeregowym.V; przykladowym rozwiazaniu zastosowany jest szeregowy, siedmiobitowy rejestr prze¬ suwny R. "wybór rejestru o takiej pojemnosci podyktowany zostal wlasciwosciami badanego kodu, w tym przypadku teletransmisyjnego kodu dwubiegunowego 4B/3T, w którym dopuszczalne granice biezacej sumy cyfrowej wynosza minus 4 i plus 3. Rejestry siedmiobitowe nie sa jednak dostepne w postaci gotowych ukladów scalonych, totez wykorzystano tu dwa scalone, czterobi- towe rejestry przesuwne z wpisem szeregowym, wzajemnie polaczone w konfiguracji szeregowego, siedmiobitowego rejestru przesuwnego. Jak to przedstawiono na fig. 2 rysunku, wejscia S scalonych rejestrów czterobitowych, sterujace przesuwem w prawo i wejscia S^, sterujace przesuwem w lewo, polaczone sa równolegle. Równolegle polaczone sa takze wejscia taktujace T obu rejestrów. Natomiast wejscie szeregowe SEL pierwszego czterobitowego rejestru polaczone jest z wyjsciem Qg drugiego stopnia rejestru, a wejscie szeregowe SEr. drugiego rejestru polaczone jest z wyjsciem Qp trzeciego stopnia pierwszego czterobitowego rejestru przesuwnego.Sygnal wystepujacy na wyjsciu QA pierwszego stopnia rejestru czterobitowego stanowi sygnal A siedmiobitowego rejestru, zas sygnal, wystepujacy na wyjsciu QQ ostatniego stopnia drugiego rejestru czterobitowego stanowi sygnal K wystepujacy na wyjsciu QK rejestru siedmiobitowego.Drugie, szeregowe wejscie SEL pierwszego rejestru czterobitowego stanowi szeregowe wejscie SEo rejestru siedmiobitowego, zas drugie, szeregowe wejscie SE, drugiego czterobitowego re¬ jestru stanowi szeregowe wejscie SE, rejestru siedmiobitowego. Wejscie szeregowe SE^ rejestru siedmiobitowego R sterowane jest napieciem o poziomie jedynki logicznej, zas wejscie szere¬ gowe SEr tego rejestru sterowane jest napieciem o poziomie zera logicznego.142 939 3 Do przesuwajacego w prawo wejscia SR rejestru R i do pierwszego wejscia bramki logicznej KU doprowadzone sa impulsy B+f odpowiadajace dodatnim jedynkom kodu 4E/3T. Drugie wejscie bramki ^ sterowane jest z wyjscia QK ostatniego stopnia rejestru R sygnalem K.Trzecie wejscie bramki ^ sterowane jest zanegowanym przez inwerter I2 sygnalem taktujacym C.Na wyjsciu bramki VL pojawia sie sygnal, informujacy o przekroczeniu dopuszczalnej sumy cyfrowej, gdy w sytuacji, odpowiadajacej wypelnieniu rejestru jedynkami, w doprowadzonym kodzie 43/3T pojawi sie dodatnia jedynka.Z kolei do przesuwajacego w lewo wejscia SL rejestru R i do pierwszego wejscia bramki logicznej IL doprowadzone sa impulsy B~, odpowia¬ dajace ujemnym jedynkom kodu 4E/3T. Drugie wejscie bramki M. sterowane jest zanegowanym przez inwerter Lj sygnalem A pojawiajacym sie na wyjsciu QA pierwszego stopnia rejestru R.Trzecie wejscie bramki I*L sterowane jest zanegowanym sygnalem taktujacym C. Na wyjsciu bramki VL pojawia sie sygnal, informujacy o przekroczeniu dopuszczalnej sumy cyfrowej, gdy przy wypelnieniu rejestru R zerami, wystapi w badanym kodzie kolejna ujemna jedynka.Sygnaly wyjsciowe bramek r-L i Mp sumowane sa za pomoca trzeciej bramki M,, a na¬ stepnie doprowadzane do ukladu zliczajacego w celu okreslenia stopy bledu* Dzialanie ukladu wedlug wynalazku jest nastepujace: linpulsy, odpowiadajace dodatnim jedynkom kodu dwubiegunowego, powoduja przesuwanie zawartosci rejestru w prawo, przy czym do rejestru wpisywane sa jedynki, a impulsy, odpowiadajace ujemnym jedynkom kodu dwubiegu¬ nowego, przesuwaja zawartosc rejestru w lewo i powoduja wpisywanie do rejestru zer. Maksy¬ malna dla danego kodu wartosc sumy cyfrowej powoduje wypelnienie rejestru jedynkami, zas minimalna jej wartosc powoduje wypelnienie rejestru zerami. Wystapienie jedynki dodatniej w badanym kodzie dwubiegunowym - przy wypelnieniu rejestru jedynkami - i jedynki ujemnej - przy wypelnieniu rejestru zerami - swiadczy o przekroczeniu sumy cyfrowej. Stan taki jest wykrywany przez pierwsza i druga bramke cyfrowego ukladu kombinacyjnego i na wyjsciach tych bramek pojawiaja sie sygnaly interpretowane jako bledy. Sygnaly te sa nastepnie sumo¬ wane za pomoca trzeciej bramki logicznej i zliczane np. w celu okreslenia stopy bledu.Zastrzezenia patentowe 1 1# Uklad cyfrowy v/ykrywajacy przekroczenie dopuszczalnej sumy cyfrowej w kodach dwubiegunowych, zawierajacy co najmniej jeden sekwencyjny uklad logiczny wspólpracujacy z pewna liczba kombinacyjnych elementów logicznych, znamienny tym, ze zawiera szeregowy n-bitowy rejestr przesuwny (R)f gdzie n jest liczba naturalna, oraz cyfrowy uklad kombinacyjny (L) zawierajacy pierwsza, druga i trzecia bramke logiczna (l*L , 1^, M,) i pierwszy oraz drugi inwerter (L, I2), przy czym do przesuwajacego w prawo wejscia (SR) rejestru przesuwnego (R) i do jednego z wejsc drugiej bramki logicznej (l^) ukladu kombi¬ nacyjnego (L) doprowadzony jest sygnal (B+), odpowiadajacy dodatnim jedynkom badanego kodu dwubiegunowego, a do przesuwajacego w lewo wejscia (SL) tego rejestru (R) i do jednego z wejsc pierwszej bramki logicznej (JVL ) ukladu kombinacyjnego (L) doprowadzony jest sygnal (B~), odpowiadajacy ujemnym jedynkom badanego kodu, zas do Jednego z szeregowych wejsc (SE^) rejestru przesuwnego (R) doprowadzone Jest napiecie o poziomie jedynki logicznej, a do drugiego, szeregowego wejscia (SE^) tego rejestru (R) doprowadzone jest napiecie o po¬ ziomie zera logicznego, natomiast sygnal taktujacy (c) doprowadzony jest do wejscia taktu¬ jacego (T) rejestru (R) oraz, poprzez drugi inwerter (I2) ukladu kombinacyjnego (L), do drugich wejsc pierwszej i drugiej bramki logicznej (M,, N^), za^ trzecie wejscie pierwszej bramki logicznej (M|) poprzez pierwszy inwerter (L.) ukladu kombinacyjnego (L) sterowane jest sygnalem (A), wystepujacym na wyjsciu (QA) pierwszego stopnia rejestru (R), a trzecie wejscie drugiej bramki logicznej (^) sterowane jest sygnalem (K) wystepujacym na wyjsciu4 142 939 (CL.) ostatniego stopnia rejestru (R)f a ponadto sygnaly, wystepujace na wyjsciu pierwszej i drugiej bramki logicznej (M-., IYU) doprowadzone sa do wejsc trzeciej bramki logicznej (M*) ukladu kombinacyjnego (L), w której sa sumowane i której sygnal wyjsciowy informuje o przekroczeniu dopuszczalnej sumy cyfrowej w badanym kodzie dwubiegunowymi 2# Uklad cyfrowy wedlug zastrzó 1, znamienny tym, ze szeregowy n-bitowy rejestr przesuwny (R) jest rejestrem siedmiobitowym, zrealizowanym z dwu scalonych, czterobitowych rejestrów przesuwnych z wpisem szeregowym, wzajemnie polaczonych w konfi¬ guracji szeregowego, siedmiobitowego rejestru przesuwnegoi *-» Fig l SER SRo^ ----v--- ^ ^ QA y t sel^\-\ r S, ' 6£*Qt S, S£L Qj\ u-.^p-.. -o QA -oQH S£L fig. 2 \ Pracownia Poligraficzna UP PRL. Naklad 100 egz Cena 220 zl PL