Przedmiotem wynalazku jest uklad sterowania tranzystorów, stosowany zwlaszcza do zabez¬ pieczenia przed przeciazeniem i porazeniem w zasilaczach i wzmacniaczach wysokonapieciowych.Znane sa uklady sterowania tranzystorów za pomoca sprzezenia bezposredniego, w którym sygnal z tranzystora poprzedniego podawany jest na baze nastepnego tranzystora.Znany jest równiez uklad sterowania tranzystorów za pomoca sprzezenia posredniego, w którym sygnal z tranzystora poprzedzajacego, podawany jest przez tranzystor lub transforma¬ tor na baze nastepnego tranzystora.Ograniczony zakres maksymalnego napiecia obwodu kolektor - emiter tranzystora, uniemoz¬ liwia uzyskanie bezposredniego sterowania napieciem, wiekszym od maksymalnego napiecia dla pojedynczego tranzystora.Znany jest równiez z ksiazki J. Markus "Sourcebook of Electronic Circuits". Mc Graw- -Hill Book Co. Nowy Jork 1968, uklad sterowania impulsowego tranzystorów polaczonych szere¬ gowo, przy czym na wyjsciu kazdego z tranzystorów wlaczony jest element rezystancyjny. Po¬ nadto uklad zawiera transformator z jednym uzwojeniem pierwotnym i z n uzwojeniami wtórny¬ mi, gdzie n - jest liczba naturalna.Uklad wedlug wynalazku wyróznia sie tym, ze pomiedzy uzwojeniem wtórnym transformato¬ ra a wejsciem sterujacym tranzystora wlaczony jest demodulator. Uzwojenie pierwotne tran¬ sformatora jest polaczone z wyjsciem modulatora, którego jedno wejscie jest polaczone z ge¬ neratorem, zas na drugie wejscie podawany jest sygnal sterujacy.Korzystne jest jesli generator oraz modulator zawieraja wejscia, na które jest podany sygnal napieciowy, powodujacy zanik sygnalu wyjeci owego z modulatora.Zgodnie z wynalazkiem, zastosowanie modulatora i demodulatorów, pozwala uzyskac wpro¬ wadzenie tranzystorów w stan odciecia za pomoca sygnalu napieciowego podawanego z osobnego zródla, co umozliwia proste i szybkie zabezpieczenie pradowe ukladu, jak równiez zabezpie¬ czenie przed porazeniem obslugi.2 140 367 Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku, który na fig. 1 przedstawia schemat funkcj onalno-blokowy ukladu sterowania tranzystorów, zas na fig. 2 - uklad zabezpieczajacy przsd przeciazeniem pradowym i porazeniem obslugi wzmacniacza .wysokonapieciowego.Sygnal sterujacy A podawany jesz na jedno wejscie :zodula3cra LI modulujacego fazowo drgania z generatora G. Zmodulowany sygnal sterujacy A podav7ar,y jest do uzwojenia pierwot¬ nego Zp transformatora Tr. Z kazdego uzwojenia wtórnego Z1, Z2, ..., Sn otrzymywany jest sygnal odizolowany galwanicznie od masy generatora G i aodulatora K, który podawany jest na wejscie demodulatora Dl, D2, ..., Dn. Sygnal po demodulacji oraz filtracji podawany jest aa baze szeregowo polaczonyeh tranzystorów T1, T2, .., Tn, opoi%niki emiterowe Rg*, R^p, •••• ^En stabilizuja punkty pracy tranzystorów T1, T2, ... Tn i pozwalaja na dopasowanie tranzystorów. Sumowanie napiec kazdego ze sterowanych tranzystorów Tl, T2f •••, Tnt pozwa¬ lajace uzyskac mozliwosc sterowania n-razy wiekszego napiecia na wyjsciu B-B' od maksy¬ malnego napiecia kolektor-emiter pojedynczego tranzystora uzyskiwane jest przez szeregowe polaczenie tranzystorów T1, T2, •••, Tn. tfarystory Rc^, R^* •••» **-nn zabezpieczaja kaz¬ dy z tranzystorów przed przekroczeniem maksymalnego napiecia obwodu kolektor-emiter.W przypadku koniecznosci wprowadzenia tranzystorów T1, T2, •••, Tn w stan odciecia, niezaleznie od wartosci sygnalu sterujacego A, po podaniu sygralu na wejscia Z generatora G i modulatora M, wystepuje zanik sygnalu z generatora G oraz blokada sygnalu sterujacego A. Wówczas na transformator TR nie jest podawany sygnal z modulatora li. i tranzystory prze¬ chodza w stan odciecia* W uwidocznionym na fig. 2 rysunku ukladzie, sygnal sterujacy S podawarv jest na wej¬ scie A ukladów sterowania tranzystorów US1 f US2 w przeciwnych fazach. Uklady US1, US2 sa polaczone szeregowo i spelniaja funkcje wzmacniaczy klasy B. Przekroczenie pradu plynace¬ go przez obciazenie Ro powoduje zadzialanie komparatora K i przerzutnika P. Sygnal z prze- rzutnika P podawany na wejscia Z blokuje uklady US1, US2, powodujac zanik pradu w obcia¬ zeniu Ro.Zastrzezenia patentowe 1. Uklad sterowania tranzystorów, zawierajacy transformator z jednym uzwojeniem pier¬ wotnym i z n uzwojeniami wtórnymi, gdzie n - jest liczba naturalna oraz szeregowo polaczo¬ ne tranzystory, na których wyjsciu jest wlaczony element rezystcr.cyjny i zawierajacy genera¬ tor, znamienny tym, ze pomiedzy uzwojeniem wtórnym /Z1, Z2, ..., Zn/ trans¬ formatora /TR/, a wejsciem sterujacym tranzystora /T1, T2, ..., Tn/ wlaczony jest demodula¬ tor /Dl, D2, •••, Dn/, natomiast uzwojenie pierwotne /Zp/ transformatora /TR/ jest pola¬ czone z wyjsciem modulatora /M/, którego jedno wejscie jest polaczone z generatorem /G/ zas na drugie podany jest sygnal sterujacy /A/« 2. Uklad wedlug zastrz. 1, znamienny tym, ze generator /G/ oraz modula¬ tor /M/ zawieraja wejscia /Z/, na które jest podawany sygnal napieciowy, powodujacy zanik sygnalu wyjsciowego z modulatora /M/.140 367 TR K I Di D2 1v~ Rei1?' RezP' RRci IRcz B B' FIG.1140 367 Pracownia FQ%nftczna UP PRL. Naklad 100 tgz CeiuUOzl PL