Przedmiotem wynalazku jest urzedzenie kontrolne do wykrywania defektów w struktu¬ rach regularnych, w których elementy maje przestrzennie zmienne okresowosc, zwlaszcza do wykrywania defektów w fotograficznych plytach wzorcowych wykorzystywanych przy wy¬ twarzaniu masek cieniowych dla kineskopów kolorowych, zawierajece czujnik wizyjny przeznaczony do analizowania obrazu i do wykrywania defektów obrazu, wytwarzajecy sy¬ gnal elektryczny odwzorowujecy elementy obrazu analizowanego, oraz zaleczony na wyj¬ sciu czujnika wizyjnego uklad autokorelacji wytwarzajecy eygnal korekcji wykorzysty¬ wany do korelowania sygnalu wizyjnego uzyskiwanego na wyjsciu czujnika wizyjnego.Zgodnie z wynalazkiem uklad autokorelacji zawiera linie opózniajece wleczone na wyjsciu czujnika wizyjnego wprowadzajece stale opóznienie w sygnal wizyjny, uklad róz¬ nicowy, którego pierwsze wejscie jest poleczone z wyjsciem czujnika wizyjnego, a dru¬ gie wejscie - z wyjsciem linii opózniajecej, obwód kluczujecy, którego pierwsze wej¬ scie jest poleczone z wyjsciem ukladu róznicowego, uklad regulacji czestotliwosci ana¬ lizowania, którego pierwsze wyjscie jest poleczone z wejsciem sterujecym czujnika wi¬ zyjnego, a drugie wyjscie - z drugim wejsciem obwodu kluczujecego, oraz wyjsciowy de¬ tektor progowy wleczony na wyjsciu obwodu kluczujecego.Korzystnym Jest, gdy uklad róznicowy zawiera zaleczone na Jego obu wejsciach wzma¬ cniacze buforowe, pierwszy generator Impulsów, którego wejscie jest polaczone z wyjs¬ ciem pierwszego wzmacniacza buforowego zaleczonego na pierwszym wejsciu wzmacniacza róznicowego, wytwarzajecy eygnal wyzwalajecy drugi generator impulsowy wytwarzajecy sygnal impulsowy wyznaczajecy przedzialy czasowe, w których analizowany Jest sygnal wyjsciowy z czujnika wizyjnego, usytuowane w poblizu poczetku 1 konce okresu analizo¬ wania, trzeci generator impulsów, którego pierwsze wejscie jeet poleczone z wyjsciem pierwszego wzmacniacza buforowego zaleczonego na pierwszym wejsciu wzmacniacza rózni¬ cowego, a drugie wejscie Jest poleczone z wyjsciem drugiego generatora impulsów, czwarty generator impulsów, którego pierwsze wejscie Jest poleczona z wyjsciem dru¬ giego wzmacniacza buforowego zaleczonego na drugim wejsciu wzmacniacza róznicowego, a drugie wejscie jeet poleczone z wyjsciem drugiego generatora impulsów, pierwszy ele¬ ment logiczny I, którego pierwsza wejscie jest poleczone z pierwszym wyjsciem trzecie¬ go generatora impulsów, a drugie wejscie - z drugim wyjsciem czwartego generatora im¬ pulsów, drugi element logiczny I, którego pierwsze wejscie jest poleczone z drugim wyjsciem trzeciego generatora impulsów, a drugie wejscie - z pierwszym wyjsciem czwar¬ tego generatora impulsów, przy czym wyjscia elementów logicznych I, na których uzy- eklwane se sygnaly bledu ee dolaczona poprzez obwód kluczujecy z wejsciami obwodu sterujecego wyznaczajecego czestotliwosc sygnalu sterujecego procesem analizowania.Obwód stsrujecy wyznaczajecy czestotliwosc sygnalu sterujecego procesem analizo¬ wania zawiera dwa kondensatory, z których pierwszy kondensator jeet wleczony w obwo¬ dzie sprzezenia zwrotnego pierwszego wzmacniacza róznicowego, którego Jedno z wejsc jeet poleczone poprzez logiczny uklad kluczujmy z wejsciami elementów logicznych I, drugi kondensator jest wleczony w obwodzie sprzezenia zwrotnego drugiego wzmacniacza róznicowego, którego jedno z wejsc jest poleczone poprzez logiczny uklad kluczujecy z wyjsciami elementów logicznych I, przy czym wyjscia obu wzmacniaczy róznicowych ee poleczone z wejsciami trzeciego wzmacniacza róznicowego, na którego wyjsciu uzyskuje sie sygnal ustalajecy czestotliwosc sygnalu sterujecego procesem analizowania*137 040 3 Korzystnym Jest, gdy urzedzenle wedlug wynalazku jeet zrealizowane w ukladzie cy¬ frowym, w którym uklad autokorelacji zawiera zaleczony na wejsciu uklad przetwarzajacy analogowy sygnal wizyjny uzyskiwany na wyjsciu czujnika w binarny eygnal cyfrowy, pa¬ miec, kiórsj wejscie jest poleczone z wyjsciem ukladu przetwarzajecego sygnal wizyjny, przeznaczone do zapamietywania sygnalu cyfrowego przez czesc okresu analizowania, uklad wytwarzajecy sygnal korekcji okresu analizowania, którego wejscie jest poleczone z wyjsciem pamieci, przeznaczony do okreslania okresowosci elementu analizowanej stru¬ ktury i do dopasowania czasowego eygnalu wyjsciowego pamieci do okresowosci elementu, oraz korelator wleczony na wyjsciu ukladu wytwarzajecego sygnal korekcji, przeznaczony do korelowania sygnalu wyjsciowego eygnalu uzyskiwanego na wyjsciu pamieci wzgledem sygnalu kwantyzowanego w czasie rzeczywistym i do wskazywania obecnosci bledu korela¬ cji wskazujacego na ietnlenie defektu w analizowanej etrukturze.Korzystnym jest, gdy na wyjsciu ukladu przetwarzajecego analogowy eygnal wizyjny w sygnal cyfrowy zaleczona Jest druga pamiec przeznaczona do zapamietywania calkowite¬ go kwantyzowanego sygnalu, uzyskiwanego w wyniku analizowania struktury. Wyjscie dru¬ giej pamieci jest poleczone z jednym z wejsc elementu logicznego I, którego drugie wejscie jeet poleczone z wyjsciem pierwszej pamieci.Drugie wejscie elementu logicznego I poleczone z wyjsciem pierwszej pamieci Jest poleczone z jednym z wejsc obwodu koincydencyjnego, którego drugie wejscie jeet pole¬ czone z wyjsciem ukladu przetwarzajecego analogowy sygnal wizyjny w sygnal cyfrowy.Uklad wytwarzajecy sygnal korekcji okresu analizowania zawiera zaleczony na wej¬ sciu klasyfikator, którego pierwsze wejscie jast lec*one z wyjsciem pierwszej pomie¬ ci poprzez element logiczny I, drugie wejscie - z wyjsciem ukladu przetwarzajecego analogowy eygnal wizyjny w eygnal cyfrowy poorzez obwód koincydencyjny, oraz uklad nadezny, którego wejscie jest poleczone z tvyiaciem klasyfikatora.Do wejsc klasyfikatora i ukladu nedeznego doleczony jest multiplekser, na którego wyjsciu zaleczony Jeet wyswietlacz przeznaczony do wizualnego kontrolowania odstepu miedzy elementami struktury.Miedzy wejsciami ukladu nadeznego a wyjsciem elementu logicznego I zaleczony jest detektor zboczy przednich przeznaczony do detekcji przejscia sygnalu tla reprezentuje- cego powierzchnie struktury bez elementów w eygnal, odwzorowujecy eloment etruktury.Miedzy wejsciem pierwszego detektora zboczy przednich a wyjsciem elementu logicznego I zaleczony jest rejestr przesuwojecy, a miedzy wejsciem drugiego detektora zboczy przednich a wyjsciem elementu logicznego I zaleczony jest drugi rejestr przssuwajecy.Korelator zawiera uklad algorytmu korelacyjnego,którego wejscia se poleczone z wyjsciami ukladu wytwarzajecogo sygnal korekcji okresu analizowania, pamiec, której wejscie jeet poleczone z wyjsciem ukladu algorytmu korelacyjnego, oraz element logi¬ czny I, którego jedno z wejsc Jest poleczone z wyjsciem uklpdu algorytmu korelacji, drugie wejscie - z wyjsciem pamieci, przy czym na wyjsciu uzyskiwany jest eygnal bledu.Do jednego z wejsc ukladu algorytmu korelacji jest doleczony uklad przeznaczony do re¬ cznej regulacji czulosci korelatora.Przedmiot wynalazku Jeet przedstawiony w przykladach wykonania w oparciu o rysunek., na którym fig. 1 przedstawia urzedzenle wedlug wynalazku w widoku perspektywicznym, fig. 2 - wykreey odwzorowujece sygnaly wytwarzane przez poszczególne czesci skladowe urzedzenle wedlug wynalazku, fig. 3 - 'schemat blokowy urzedzenia wedlug wynalazku zre¬ alizowanego w ukladzie analogowym, fig. 4 - fragment obrazu plyty roboczej, fig. 5 - wykreey odwzorowujece sygnaly wytwarzane przez poszczególne czesci skledowe urzedze¬ nia przy zastosowaniu linearyzacji sygnalu wizyjnego odwzorowujecego obraz, którego okresowosc odwzorowywana jeet funkcje linearne, fig. 6 - echemat analogowego ukladu linearyzacji etanowlecego czesc skladowe urzedzenia wedlug wynalazku, fig. 7 - wykre¬ ey odwzorowujece sygnaly uzyskiwane w poszczególnych punktach ukladu z fig. 6, fig. 8 - wykresy odwzorowujece proces linearyzacji eygnalu wizyjnego uzyekiwanego w wyniku analizowania obrazu, w którym okresowosc wystepowania elementów obrazu zmienia sie• 4 137 040 w sposób wyznaczony funkcje wykladnicze drugiego rzedu, fig. 9 - schemat ideowy ukladu stosowanego do wytwarzania sygnalu wyjsciowego, fig. 10 - wykres odwzorowujacy eygnal regulacji czestotliwosci analizowania, zapewniajecy korekcje kwedraturowe, fig. 11 - schenat blokowy urzadzenia wedlug wynalazku zrealizowanego w ukladzie cyfrowym, fig* 12 - w sposób schematyczny procesy analizowania fragmentów obrazu, fig. 13 - wykresy odwzorowujace sygnaly wytwarzam) w poszczególnych punktach ukladu cyfrowego urzadze¬ nia wedlug wynalazku z fig. 11, natomiast fig. 14 przedstawia tablice ustawien rodza¬ jów pracy dla urzadzenia z fig. 11, Urzadzenie kontrolne wedlug wynalazku jest stosowane do analizowania obrazu regu¬ larnego takiego, jak, na przyklad, negatywowego obrazu naniesionego na plycie szkla¬ nej wykorzystywanej przy wytwarzaniu masek cieniowych dla kineskopów kolorowych. Ply¬ ty te se stosowane do naswietlenia warstwy substancji fotorezystywnej, nalozonej na powierzchnie blachy stalowej, z której wytwarzana Jest maska cieniowa. Deden z takich pbrazów Jest przedstawiony na fig. 4. Okresowosc tego wzoru Jest wyznaczona odleglos¬ cia, miedzy elementami wzoru mierzone w kierunku poziomym. Stosowane se dwa rodzaje analizowania obrazu. Pierwszy rodzaj analizowania obejmuje z grubsza analizowanie me¬ chaniczne calego obrazu za pomoce czujnika wizyjnego, a drugi rodzaj analizowania obejmuje analizowanie elektryczne liniowej tarczy matrycowej wewnetrz czujnika wizyj¬ nego.Celem analizowania obrazów jest wykrycie i zlokalizowanie defektów w obrazach.Defekty ee wykrywane przez czesc urzedzenia kontrolnego, która automatycznie koreluje sygnal wyjsciowy czujnika, bedecy sygnalem wizyjnym. Autokorelacja w jednym z przykla¬ dów realizacji wynalazku polega na tym, ze wprowadza sie opóznienie sygnalu wizyjnego, a nastepnie porównuje sie sygnal opózniony z sygnalem pierwotnym. Sygnal uzyskiwany w wyniku takiej operacji stanowi sygnal uchybu, swiadczecy o istnieniu defektu.Teki sposób autokorelacji zapewnia uzyskanie znaczecego wyniku, gdy okresowosc obrazu szablonowego Jest jednakowe na powierzchni calego szablonu. Dednekze, gdy okre¬ sowosc obrazu nie Jest jednakowa, jak na przyklad w przypadku obrazu przedstawionego na fig. 4, rozwiezanle wedlug wynalazku zapewnia mozliwosc kompensacji takiej niejedno¬ rodnosci w taki sposób, jaki umozliwia autokorelacje.Urzedzenie wedlug wynalazku, które moze byc zrealizowane zarówno jako urzedzenie analogowe, jak i cyfrowe rozwlezuje problem autokorelacji eygnalu wizyjnego, gdy okre¬ sowosc elementów szablonu nie jest wartosci? stale. W ukladzie analogowym eygnal wizy¬ jny Jest opózniony o tyle, ile wynika z oczekiwanej okreeowosci elementów szablonu, a sygnal róznicowy Jest uzyskiwany poprzez porównanie pierwotnego sygnalu wizyjnego z opóznionym sygnalem wizyjnym. Sygnal róznicowy Jest nastepnie wykorzystywany do re¬ gulacji szybkosci analizowania realizowanego przez czujnik wizyjny w taki sposób, aby okres wyjsciowego eygnalu wizyjnego czujnika wizyjnego odpowiadal okresowi opóznionego eygnalu wizyjnego. W ukladzie cyfrowym szybkosc analizowania jest niezmienna, nato¬ miast regulowany Jest czas,przez który przechowywany jest w pamieci zespolu obliczenio¬ wego opózniony sygnal wizyjny, przez co dopasowywane se okresowosci sygnalów: pierwot¬ nego i opóznionego.Na fig. 1 przedstawiono przyklad realizacji urzedzenie wedlug wynalazku w ukladzie analogowym, bedecy równiez przykladem mechanicznego urzedzenia analizujacego 10.Urzadzenie 10 ma podstawe 12, na której umocowane jeet szklana plyta robocza 14 z naniesionym na niej obrazem regularnym. Podstawa 12 podtrzymuje krawedzie plyty 14 i ma otwór w czesci srodkowej, aby nie przeslaniac obrazu fotograficznego na plycie 14.Czujnik wizyjny 16, przykladowo taki, jak pólprzewodnikowa matryca fotodiodowa, jest umocowany na wsporniku 18 bezposrednio nad plyte robocze 14. Kasete podswietlajeca 20 jest umieszczono ponizej plyty 14 bezposrednio pod czujnikiem wizyjnym 16. Wspornik 18 moze byc przemieszczany w dwu kierunkach: X-X i Y-Y.Przemieszczenie czujnika 16 w kie¬ runku Y-Y nastepuje w wyniku pobudzenia odpowiedniego zespolu 22, takiego, jak silow¬ nik pneumatyczny lub elektromagnes, sprzezony ze wspornikiem 18 za pomoce walka 24.Zespól 22 jest umieszczony ne drugim wsporniku 26, który moze byc przemieszczany wzdluz137 040 5 walka 28 za pomoce innago zespolu. Oak pokazano na fig. 1, urzedzenle zawiera równiez element znakujecy 29, umieszczony na wsporniku 16 i przeznaczony do zaznaczania miej¬ sca wystepowania defektów na plycie roboczej* Czujnikiem roboczym 16 moze byc kamera wyposazona w soczewke do ekupiania swiatla przechodzecego przez czesc obrazowe plyty roboczej i do rzutowania obrszu na czujnik fotoelektryczny wewnetrz kamery. Wykorzystuje sie tu swietlo rozproszone, co ma na ce¬ lu zapewnienie mozliwosci wykorzyetanla swiatla padajacego pod duzymi ketami dla zre¬ dukowania czulosci na zarysowania. Czujnik odbiera swiatlo przepuszczone przez plyte szklane, na której naniesiony Jest obraz emulsyjny? Soczewka rzutujeca jest umieszczo¬ ne w swiatloszczelnej obudowie lecznie z pólprzewodnikowym czujnikiem liniowym. Powie¬ kszenie soczewki wynosi 1,5, a kazdy element analizujecy ma szerokosc 15/j®.Kazdy element analizujecy dziala jako calkujacy przetwornik optyczno-elektryczny, którego sygnel wyjsciowy zalezy od sredniej ilosci swiatla oswietlajacego tan element odniesionej do uprzednio ustalonego przedzialu czaeowego. Odczytywanie sygnalów wyj¬ sciowych elementów analizujecych nastepuje kolejno, po doprowadzeniu sygnalu wyzwala- jecego kolejno do kazdego elementu. Poniewaz kazdy element analizujecy dziala niezale¬ znie, eygnal wyjsciowy czujnika wizyjnego etanowi cieg Impulsów odwzorowujecych pred rozladowania ladunku nagromadzonego prrsz element analizujecy jako odpowiedz na ilosc swiatla w jednostce czasu przypadajeca na poszczególny element analizujecy. Te impul¬ sy ae przetwarzane przez wzmacniacz próbkujeco»zapamietujecy, a wynikowym sygnalem wyjsciowym kamery jeet eygnal, którego poziom w okreslonym przedziale czasowym odwzo¬ rowuje Ilosc swiatla oswietlajecego odpowiedni al*^nt Analizujecy w okresie czasu odpowiadajecym okreeowl analizowania.Zasada autokorelacji aygnalu wizyjnego uzyskiwanego na wyjsciu czujnika wizyjnego 16, w odniesieniu do ukladu analogowego, Jeet przedstawiona na fig, 2, Pierwszy wykres 30 odwzorowuja sygnal wyjsciowy czujnika wizyjnego bedecy ciegiem równoleglych weskich jasnych pasków 32 odpowiadajecych alem^^tom obrazu analizowania przez czujnik wizyjny.Obecnosc dodatkowego Impulsu 34 jest wywolana faktem istnienia defektu w obrazie. Dru¬ gi wykree 36 jest odwrotnoscie opóznionego o jeden okres sygnalu odwzorowanego wykre¬ sem 30, Trzeci wykres 38 jest odwzorowaniem sygnalu uzyskiwanego w wyniku odejmowania aygnalu odwzorowanego wykresem 36 od aygnalu odwzorowanego wykresem 30, Ietnienie defektu w analizowanym obrazie odwzorowane jest w tym przypadku dwoma Impulsami 40 o przeciwnych biegunowosciach. Na wykraele 38 uwidacznia sie obecnosc szumów 1 innych dodatkowych zaklócen powetajecych wówczas, gdy opóznienie rózni sie od dokladnego jednego okresu analizowania. Czwarty wykree 42 Jest odwzorowaniem impulsów kluczujecych. Sluze ona do wybierania tych przedzialów czasowych okresu analizowania, w których wystepuje Impulsy odwzorowujeca defekty w obrazie.Piety wykree 44 odwzorowuje eygnal, jaki sie uzyskuje w wyniku kluczowania sygnalu odwzorowanego wykresem 38 przez sygnal odwzorowany wykresem 42. Natomiast szóety wy¬ kres 46 odwzorowuje eygnal uzyskany w wyniku ograniczania sygnalu odwzorowanego wykre- eem 44 na odpowiednim poziomie progowym, co zapewnia Jednoznaczne identyfikacje defe¬ któw majecych wymiary wieksza od uprzednio uetalonych, na przyklad, poprzez odwzorowa¬ nia tych defektów takimi impulsami. Jak Impuls 48, Na fig, 3 przedstawiono schemat blokowy ukladu urzedzenle umozliwiajecego realiza¬ cje kazdej z wymienionych operacji.Sygnal wyjsciowy 30 czujnika wizyjnego 16 Jest podawany zarówno do odpowiedniej linii opózniajecej 50, takiej, na przyklad, jak linia szklana lub element pólprzewod¬ nikowy o sprzezeniu ladunkowym, jak 1 do wzmacniacza róznicowego 52, Na wyjsciu wzma¬ cniacza róznicowego 52 uzyeklwany jest sygnal róznicowy 38, Sygnal 36 jeet podawany na uklad kluczujecy, który kluczuje sygnal róznicowy w celu wytworzenia aygnalu kluczowa¬ nego 44, Kluczowany eygnal 44 jest podawany na uklad progowo-wyjsciowy 56, gdzie naste¬ puje Jego ograniczenie i sygnalizacja wszystkich defektów. Oak pokazano na schemacie blokowym, urzedzenle zawiera równiez blok sterujecy ustalajecy czeetotliwosc analizo¬ wania sygnalu sterujecego 58, wyjscia tego bloku sterujecego se poleczone z wejsciem eterujecym czujnika 16 1 ukladem kluczujecym 54,6 . ¦ 137 040 Choclei powyzszy uklad autokorelacji zostcl opisany w odniesieniu do obrazu o sta¬ lej okresowosci Jego elementów, to jednak okresowosc elementów obrazu noze sie zmie¬ niac na obszarze obrazu, W tym przypadku konieczna jest llneeryzacja sygnalu wizyjnego przed przetwarzaniem korelacyjnym. Okresowosc eygnalu wizyjnego moze zmieniac sie w sposób liniowy, przy czym dla okreslenia tego procesu konieczne ee dwie zmienne* Zmiany okresowosci moge byc cploane funkcje wykladnicze drugiego lub wyzszego stopnia, Wówczas wymagane ee trzy lub wieksza liczba zmiennych. Kazdej zmiennej powinien byc przyporzedkowany jeden sygnal bl$du. Natomiast kazdy eygnal bledu moze byc uzyskany w wyniku próbkowania sygnalu wizyjni*jo w odpowiednim punkcie procesu analizowania.Na fig. 4 pokazano czesc obrazu 60 z linearne zmiane okresowosci elementów 62 obrazu, Oek mozna zauwazyc, okresowosc elementów obrazu 60 jest wyznaczona parametrem "a", odwzorowujecym odleglosc miedzy elementami obrazu mierzone w kierunku poziomym.Parametr ten, jak widac z fig, 4, zmienia sie wzdluz' poziomej wspólrzednej obrazu.Ciegla linia pozioma 64 na obrazie 60 stanowi slad utworzony na liniowym ukladzie fo¬ todiod pólprzewodnikowych, odczytywany za pomoce eygnalu taktujecego o zmiennej cze- etotllwosci. Znajdujecy sie na obrazie maly znak 66 odwzorowuje defekt, W przypadku, gdy czestotliwosc sygnalu wyjsciowego liniowego ukladu fotodiod nie jest llnearyzowa¬ na, sygnal ten Jest odwzorowywany pierwszym wykresem 66 na fig, 5, Sygnal wyjsciowy czujnika wizyjnego noze byc, oczywiscie, linearyzowany poprzez odpowiednie zmiane cze¬ stotliwosci analizowania. Drugi wykres 70 na fig, 5 odwzorowuje piloksztaltne zmiane czestotliwosci sygnalu taktujecego, co jest wymagane do zmiany czestotliwosci analizo¬ wanie zapewniajecej mozliwosc uzyskania linearyzowanego eygnalu wizyjnego 72 odwzoro¬ wanego na trzecim wykreeie na fig, 5, Oezeli czestotliwosc analizowania zwieksza sie proporcjonalnie do zwlekezania sie odstepów miedzy elementami obrazu mierzonej w kie¬ runku zgodnym z kierunkiem analizowania, okres sygnalu wizyjnego odwzorowujecego obraz bedzie mial zasadniczo stale wartosc. Kolejne wykresy na fig, 5 odwzorowuje opózniony sygnal wizyjny 74, eygnal róznicowy 76 i kluczowany sygnal ograniczony 78, Odpowiedni sygnal pilokezteltny odwzorowany wykresem 70 na fig, 5 moze byc wytwo¬ rzony przez'ukled analogowy przedstawiony na fig, 6, Uklad 80 Jest ukladem calkujecym, w którym wartosc poczetkowa oraz szybkosc narastania sygnalu wyjsciowego se okreslone napieciem na dwu kondensatorach Cl 1 C2, Uklad 80 z fig, 6 zawiera zeleczony na wejsciu pierwszy wzmacniacz buforowy A, do którego wejscia doprowadzony jest bezposrednio sygnal wybierania z wyjscia kamery, oraz drugi wzmacniacz buforowy A, do którego wejscie eygnal wybisrania jeet doprowa¬ dzany poprzez linie opózniajece 62, Wyjscie pierwszego wzmacniacza buforowego A, wy¬ twarzaj ecego eygnal 90, Jest poleczone z wejsciem CL pierwszego generatora impulsowe¬ go B, Na wyjsciu plerwezego generatora impulsowego B uzyskuje sie sygnal 94, Wyjscie Q plerwezego generatora impulsowego B Jeet poleczone z wejsciem CL drugiego generato¬ ra sygnalowego B, którego wyjscie Q jeet poleczone z wejsciem D trzeciego generatora impulsowego B, Na wyjsciu Q drugiego generatora impulsowego B uzyskuje sie sygnal 96, Wejscie CL trzeciego generatora impulsowego B jeet poleczone bezposrednio z wyjsciem pierwszego wzmacniacze buforowego A, Wyjscie Q drugiego generatora impuleów B jeet równiez poleczone z wejsciem D czwartego generatora impulsowego B, którego wejscie CL jeet poleczone z wyjsciem drugiego wzmacniacza buforowego A, wytwarzajecego eygnel wyjsciowy 92, Wyjscia Q drugiego generatora impulsowego B jeet polaczone z wejsciem D plerwezego generatora impuleów B, Wszystkie generatory impuleowe B ee zrealizowane w ukladzie przerzutnlka D, Na wyjsciach trzeciego 1 czwartego generatorów impulsów B se zaleczone elementy logiczne J C, Przy tym do plerwezego wejscia plerwezego elementu logicznego I C dopro¬ wadza sie eygnal 96 z wyjscia Q trzeciego generatora lmpulsowsgo B, a Jego drugie wej¬ scie Jeet poleczone z wyjsciem Q czwartego generatora Impulsowego B, Natomiast pierw¬ sze wejscie drugiego elementu logicznego I C jest poleczone z wyjsciom O trzeciego generatora impulsowego B,a do jego drugiego wejscia doprowadzany jest sygnal 100 z wyj¬ scia Q czwartego generatora impulsowego B. Na wyjsciu plerwezego elementu logicznego137 040 7 I C uzyskuje sie eygnal 102. Wyjscia to Jeet poleczone poprzez uklad bramek logicznych O z pierwszy* wejsciem pierwszego wznacnlacza róznicowego E, którego drugie wejscie Jeet polaczone z punktem o potencjale odniesienia. Na wyjsciu drugiego elementu logi¬ cznego I C uzyskuje sie sygnal 104. Wyjscia to Jost polaczono poprzez uklad bramek lo¬ gicznych D z pierwszym wejsciom drugiego wzmacniacza róznicowego E, którego drugie wejscie Jest poleczone z punktem o potencjale odniesienia. W obwodach sprzezenie zwro¬ tnego pierwszsgo 1 drugiego wzmacniaczy róznicowych E wlóczone ee kondensatory C± 1 C2# Wyjscia pierwszego 1 drugiego wzmacniaczy róznicowych E eg poleczone z pierwszym 1 dru¬ gim wejsciami trzeciego wzmacniacza róznicowego E. Wyjscie trzeciego wzmacniacza róz¬ nicowego E etanowi wyjscie ukladu róznlcowsgo 80.Uklad róznicowy 80 dziala w sposób nastepujacy. W przypadku, gdy pierwotnie wyge¬ nerowany eygnal nie zapewnia dokladnej llnearyzacji, napiecia na kondensatorach zwie¬ kszaja, sie w wyniku oddzialywania sygnalu bledu, którego wartosc spada do zora tylko wówczee, gdy uzyskana zostanie pelna liniowosc. Czesc ukladu 80 znaj dujeca sie przed kondensatorami Cl 1 C2 Jest przeznaczona do generowania napiec przyrostowych. Dziala¬ nie ukladu 80 moze byc objasnione za pomoce wykresów na fig. 7.Istotnym elementem dla dzialania ukladu 80 Jest linia opózniajeca 82, która wpro¬ wadza opóznienie eygnalu wizyjnsgo równa wymaganemu okresowi lub Jogo wielokrotnosci.Pierwszy wykres 90 na fig. 7 odwzorowuje eygnal wizyjny - uzyskiwany z czujnika anali¬ zujacego. Drugi wykres 92 odwzorowujo sygnal wizyjny po opóznieniu go o czas wiekszy od wymaganego okresu lscz mniejszy od dwu wymaganych okresów. Sygnal wizyjny wyzwala generator impulsowy, na którego wyjsciu uzyskiwany Jeet sygnal wyjsciowy 94# który, z kolei, wyzwala drugi generator Impulsowy wytwarzajecy eygnal wyjsciowy 96. Sygnal 96 drugiego generatora impulsowego wyznacza przedzialy czasowe, w których dokonuje sie selekcji impulsów wizyjnych w poblizu poczatku 1 konca okresu wybierania. Przednie zbocze pierwotnego 1 opóznionego Impulsów wizyjnych pojawiajacych sie w czasie trwenle sygnalu 96 powoduje wygenerowania impulsów 98 1 100.W przypadku, gdy pisrwotny sygnal wizyjny wyprzedza opózniony 8ygnal wizyjny, im¬ puls róznicowy Jeet doprowadzany do przelacznika, który laduje kondensator dodatnio, zwiekszajec Jego ladunek, w czesie trwania impulsu, natomiast w przypadku, gdy wyprze** dzajecym jeet opózniony sygnal wizyjny, kondensator Jost ladowany ujemnie, to znaczy jego ladunek zmniejsza sie* Ten impuls róznicowy o okreslonej biegunowosci stanowi sy¬ gnal bledu 102 lub 104, który koryguje sygnal sterujecy bedecy sygnalem taktujecym.Nastepna para przelecznlków jest przeznaczona do doprowadzania sygnalu bledu do kon¬ densatorów Cl lub C2, zaleznie od tego, czy przedzial eelekcji przypada na poczetsk czy na koniec okresu analizowania. Pozostale trzy wykresy na fig. 7 odwzorowuje Impuls powrotu analizowania 106, eygnal kluczowania poczetku okrosu analizowanie 108 i eygnal kluczowania konca okresu analizowania 110.Uklad linsaryzacji 80 realizuje odpowiednie korekcje dle zapewnienie liniowej zmia¬ ny przestrzennej okreeowoscl obrazu. Oednak w przypadku, gdy zmiany okreeowosci elemen¬ tów obrazu ee odwzorowywane funkcjami, majecyml skladowe stopnia drugiego lub wyzszego, wówczas dle zapewnienie korekcji wymagane ee wiecej niz dwa kondensatory 1 wiecej niz dwa napiecia. Napiecia te bede odpowiadaly eygnalom bledu wytworzonym w róznych punk¬ tach prooeeu analizowania 1 ee wprowadzane do ukladu generacji eygnelu sterujecego ma- Jecego kilka stopni calkujecych.Sygnaly bledu uzyskana w wyniku porównania sygnalu wizyjnego 112 z opóznionym sy¬ gnalem wizyjnym 114 na poczetku, w srodku i na koncu okreeu analizowania ee próbkowa¬ ne w przedzialach czasowych wyznaczanych impulsami kluczujecymi 116, 118, 120, Jak po¬ kazano na fig. 8. Te eygnely bledu se wykorzystywane do epowodowanla przyroetu napiec eteruJecych VI, V2, V3. Oednekze te trzy napiecie se najpierw przeksztalcane w inny zbiór trzech napiec w obwodach wzmacniajeco-rezyetorowych w nastepujecy sposób: Ve - 2V1 - 4V2 ? 3V2, Vfe —2V1 + 4V2 - V3, Vc - VI.Napiecie te ee neetepnie wprowadzane do ukladu przedstawionego na fig. 9, który wytwarza sygnal wyjsciowy odwzorowywany wielomianem drugiego stopnia, a mianowicies8 137 040 V - ?/Vi - 2V2 ? V3/ /j /2 + /-3V1 + 4V2 * V3/ /£/ + VI, gdzie T jeet okresem analizowa¬ nia. Sygnal ten przyjmuje wartosci VI, V2, V3 odpowiednio w momentach, dla których sto¬ sunek t/T przyjmuje wartosci O, 1/2, 1, co Jest odwzorowane wykresem na fig, 10.Opisany powyzej przyklad realizacji ilustruje tylko Jeden z wielu mozliwych sposo¬ bów zastosowanie wynalazku. Ogólnie, czujnik wizyjny przetwarzajecy obraz w sygnaly noze byc detektorem dowolnego rodzaju, na przyklad, optycznym, elektrycznym, mechani¬ cznym lub jakimkolwiek innym, dago reakcja na obraz jeet analizowana w dowolny eposób poprzez sterowanie tym procesem sygnalem, którego ksztalt jest wyznaczony przez zapa¬ mietywane napiecie sterujece. Podobnie linia opózniajeca moze byc wykonana na rózne do¬ brze wypróbowane sposoby.Urzadzenie wedlug wynalazku zrealizowane w ukladzie cyfrowym jest przedstawione na fig. 11. W tym wykonaniu uklady cyfrowe ee wykorzystywane wylecznie do kwantyzacji sy¬ gnalu wizyjnego, realizowanej przez odpowiednie moduly logiczne wchodzece w sklad ukla¬ du przetwarzajecego sygnal wizyjny dolaczony na wyjsciu czujnika wizyjnego przy zasto¬ sowaniu sygnalów taktujacych wytwarzanych przez stabilizowany rezonatorem kwarcowym generator czestotliwosci wzorcowej.Urzadzenie wedlug wynalazku zrealizowane w ukladzie cyfrowym w pelni nadaje sie do kontrolowania róznorodnych struktur. Wymagane Jeet jedynie dokonywane przaz operatora dostrojenie, sprowadzajaca sie do odpowiedniego ustawienia plyty fotograficznej wzgle¬ dem czujnika wizyjnego takiego. Jak kamera, 1 wykorzystanie sterowanych wskazników.Czeatotliwosc analizowania w ukladzie cyfrowym nie jeet llnearyzowana w taki epo¬ sób, jak to mialo miejecs w przypadku urzedzenia zrealizowanego w ukladzie analogowym.Zamiast tego równowazny wynik uzyskuje sie poprzez regulacje czaeu zapamietywania sy¬ gnalu wizyjnego, w zwiezku z czym pierwotny sygnal wizyjny jest doprowadzany do obwo¬ du korelujacego w fazie z sygnalem opóznionym.Sygnal wyjsciowy z kamery 150 jest wprowadzany do ukladów przetwarzajacych sygnal wizyjny 152. Uklady przetwarzajeca 152 realizuje trzy funkcje. Pierwsza z nich to automatyczne sterowanie wzmocnieniem dla utrzymanie miedzyszczytowej wartosci sygnalu wizyjnego na stalym poziomlo, na przyklad + V, przy zmianie sygnalu wejsciowego w gra¬ nicach, na przyklad, od 0,5 V do 2V. Automatyczne sterowanie wzmocnieniem kompensuje skutki starzenia eie lamp stoeowanych do oswietlania obrazu, rozrzut parametrów elemen¬ tów ekladowych, zanieczyszczania ukladu optycznego oraz inne czynniki powodujece powo¬ lne zmiany amplitudy sygnalu wizyjnego. Druga funkcja ukladów przetwarzajacych sygnal wizyjny polega na minimalizacji cieniowania, które Jest wynikiem tego, ze pole oswie¬ tlenia nie jest plaskim, co powoduje powetawanie wygietej linii odniesienia. Wreszcie po wzmocnieniu sygnalu wizyjnego i wyeliminowaniu efektu cieniowania eygnal wizyjny jeet przeksztalcany w binarny sygnal cyfrowy. Nominalnie poziom kwantyzacji jest usta¬ wiany na 50 %.Wyjscie ukladów przetwarzajgcych sygnal wizyjny 152 Jeet poleczono z pamlecie 154, blokiem wstepnego przegledania 156 1 blokiem okreslajecym przesuniecie czasowe impul- sów 158. Pamiec 154 zawiera 2048-pozycyjny rejestr przesuwajecy. Dane ee wprowadzane do rejestru przesuwajecego w czesie Jednego okresu analizowania 1 wyprowadzane po jed¬ nym okrasie analizowania. Uklady synchronizacji i sterowania pracuje cyklicznie z okre¬ sem odpowiadajacym 2049 bitom przy zachowaniu jednobitowej przerwy. Sygnal zawiera 1728 elementów aktywnych, natomiast 321 bitów wygaszania wykorzystuje sie dla przetwarzania danych w dalszych ukladach schematu blokowego.Blok wetepnego przegledania 156 Jeet przeznaczony do wybieranie z otrzymywanych na wyjsciu kamery eygnalów wizyjnych fragmentów odpowiadajecych niekompletnym obrazom przed przeprowadzeniem analizy porównawczej. Te niekompletne obrazy moge przypadac za¬ równo na poczetek lub na koniec okresu analizowania 1 moge byc spowodowane szeregiem przyczyn. Przykladowo, kamera moze byc uetawlona w taki sposób, ze plerweze elementy obrazu trafleje na srodek nieprzezroczystej ezczellny. Niektóre obrazy moge mlec nie¬ kompletne ezczeliny wokól krawedzi lub tez eygnal uchybu moze byc generowany w okresie przypadajecyo na tylng krawedz obrazu wekutek braku seslsdnlch elementów obrazu do137 040 9 porównania* Za pomoce ukladu wstepnego przegladania przeprowadzana Jeet analiza sygna¬ lu wizyjnego z ukladów przetwarzajacych eygnal wizyjny 152, zapamietywana jest lokali¬ zacja punktów poczatkowych 1 koncowych, e nastepnie, gdy eygnaly wizyjne odczytywane ee z pamieci podczas nastepnego okresu analizowania niepozadany eygnal wizyjny jest usuwany ze poci009 elementu "I" 160.Dzialanie ukladu okreslajecego przesuniecie czasowe impulsów 158 zostanie omówione w nawiazaniu do fig. 12 i fig. 13. Pokazane ee dwa wykresy odwzorowujece procesy ana¬ lizowania Z 1 II, odwzorowywane liniami przechodzacymi w poblizu wierzcholka obrazu ezczeliny 162 lub ee etycznymi do tego obrazu. Sygnal 164 jeat czasowo rzeczywistym sygnalem otrzymywanym w wyniku analizowania obrazu wzdluz linii I uzyskiwanym na wyj¬ sciu ukladów przetwarzajacych sygnaly wizyjna 152, a sygnal 166 jest opóznionym w cza¬ cie sygnalem otrzymywanym w wyniku analizowania obrazu wzdluz linii XI uzyskiwanym z wyjscia pamieci 154. Obecnosc impulsu w sygnale I i' brak impulsu w sygnale II powo¬ duje wytworzenie sygnalu 170 przez uklad 158. Sygnal ten oznaczony symbolem "nowy" za¬ wiera impuls 168 wakazujecy te róznice.Analiza sygnalu 170 wzgledem sygnalu 172 wyznaczajecego polowe okresu analizowania wskazuje, czy uetawienle kamery 1 obrazu ee zgodne. W przypadku, gdy uetawienle kamery Jeet nieodpowiednie, naetepujs ciegla migotanie lampki CW lub CCW odpowiednio 174 i 176, a gdy uetawienle jeet zgodne, oba wsk&ziiki migaje sporadycznie.Sygnal "nowy" 170 ukladu okreslajecego przesuniecie czapowe impulsów 158 Jest wpro¬ wadzany do klasyfikatora 178, gdzie musze byc podjete dwie decyzje. Po pierwsze musi byc okreslony typ elementu obrazu: punkt lub liniej nastepnie zas gdy jest to linia, musi byc przeprowadzona zgrubna estymacja odleglosci od elementu do elementu oznaczo¬ nej Jako "a". W celu okreslenia rodzaju elementu obrazu sprawdzana* se puste przebiegi wybierania. Oezeli w obrazie pojawiaje sie p &te przebiegi wybierania, wówczas plyta jeet klasyfikowana jako plyta punktowa, gdyz puste przebiegi nie wystepuje w obrazie liniowym. Dobre okreslenie 1/2 wartosci wymiaru "a" uzyskuje sie przez wykorzystanie sygnalu NnowyN 170 i przez kilkakrotne wykonanie pomiaru odleglosci do nastepnego ele¬ mentu obrazu. Wartosc ta zwiekszona dwukrotnie jest wykorzystywana, w ukladach porówna¬ nia logicznego jako wartosc poczetkowa, lecz Jest stale modyfikowana w module nadeznym 180 w celu sledzenia za zmianami odleglosci "a". Klasyfikator 178 Jeet uruchamiany sy¬ gnalem zewnetrznym 182 wskazujecyra kiedy nalezy przeprowadzic klasyfikacje. Odleglosc "a" jeet wyswietlana podczas klasyfikacji dla operatora.Sygnal wyjsciowy z elementu "I" 160 jeet podawany na dwa rejestry przesuwajece 184 1 186 o zmiennych dlugosciach. Te dwa rejestry 184 i 186 stanowie centralne uklady lo¬ giki porównawczej. Oeden z rejestrów 184 ma maksymalne dlugosc odpowiadajece 192 pozy¬ cjom* W standardowym rajeetrze przesuwajecym informacja znajduje eie we wszystkich po¬ zycjach 1 gdy Jeden bit jeet wprowadzany na wejscie szeregowe, wszystkie pozycje ee przesuwane, natomiast ostatnia jest wyprowadzana. Jezeli tak, jak w niniejezej reali¬ zacji wynalazku wykorzystywany jest rejestr typu FIFO, wówczas ladowanie na wejsciu Jest niezalezne od rozladowanie na wyjsciu, wobec czego ilosc informacji znajdujeca eie w rejeetrze jest zmienna. Przykladowo, dane moge byc wprowadzane paczkami a wypro¬ wadzane ze etale czestotliwoscia. Oedyne wymaganie oprowadza eie do tego, aby srednie czeetotliwosci w przedziale czasu byly identyczne.W niniejezej realizacji wynalazku pierwszy obraz pelnego analizowania Jeet prze¬ chowywany w 192-pozycyjnym rejeetrze 186 /nominalnie wykorzyetuje eie 80 pozycji/, a nastepnie gdy odbierany jest obraz drugiego analizowania, obrazy plerwezego i dru¬ giego analizowania ee przesuwane równolegle do logicznych ukladów porównujecych. Wej¬ scia rejestrów ee sterowane wejsciowymi ukladami logicznymi, a wyjscia ee sterowane modulem nadeznym 180. Informacja podczas wprowadzania moze wplywac do^rejestrów dopóty, az oelegnlety zoetanle etopien zawierajecy informacje. Pierwszy wprowadzony element pojawia eie na wyjsciu w clegu kilku nanoeekund.Sygnaly wyjsciowe z kazdego z rejestrów 184 1 186 ee wprowadzane do dwu ukladów detekcji przednich zboczy 188 i 190. Uklady te reaguje na przednie zbocze eygnelu10 137 040 analizowania obrazu okreslonego Jako przejecie, z czyetego obszaru maski do nieprzezro¬ czystego obszaru elementu obrazu, Z chwile wykrycia tego przejscia wysylany jest eygnal do modulu nadeznego 180 w celu okreslenia, czy przejscie nastapilo w poprawnym niej ecu etenowiecyo poczetek wybierania obrazu, Wewnetrz kazdego ukladu detektora przedniego zbocza realizowana jest filtracja w calu skompensowania chropowatosci krawedzi elemen¬ tów obrazu• Modul nadezny 160 etanowi centrum sterujace urzadzenia. Sygnaly wejsciowe dla modu¬ lu nadeznego 160 09 uzyskiwana z dwu detektorów przednich krawedzi, a informacja Jest uzyskiwana z klasyfikatora 176 lecznie z poczetkowe wartoscia, odleglosci "a". Modul nadezny 180 steruje z kolei sygnalami wyjsciowymi dwu rejestrów 184 i 186, aktualizu¬ je wartosc odleglosci "a*1 oraz odblokowuje wyjscia logicznych ukladów porównujacych.Poczetkowo pierwszy obraz jest wprowadzany do obydwu rejestrów 184 1 186, lecz jeet przechowywany tylko w 192-pozycyjnym rejestrze 166. Drugi obraz jeet wprowadzany do obu rejestrów wypelniajac do konca 32-pczycyjny rejestr 164, lecz urywajec ele przy pierwszym obrazie 192-pozycyjnego rejestru 186. Z chwile wykrycia przedniego zbocza drugiego obrazu przy koncu 32-pozycyjnego rejestru 184, sygnaly wyjsciowe obu rejes¬ trów ee przeeuwane zgodnie i uruchomione zostaje logiczne uklady porównujece. Proces ten trwa az do konca analizowania.Dla umozliwienia niewielkich wahan odleglosci "a" lub dla kwantyzacji bledów wyj¬ sciowe eygnaly kazdego z rejestrów przeeuwejecych moge'byc zatrzymane do momentu, az logiczne uklady nadezne nie stwierdze, ze eygnaly wejsciowe obu rejestrów obejmuje przednie krawedzie obrazów. Odleglosc "a" jest na biezeco uaktualniana przez nadezne uklady logiczne dla etwlerdzenla czy krawedz jeet przednie krawedzie obrazu, a nie pewnym defektem.Sygnaly wyjsciowe z dwu rejestrów 184 i 186 oraz z modulu nadeznego 180 se wprowa¬ dzane do ukladu algorytmu korelacyjnego 194. Uklad 194 zawiera pelny sumator, który moze byc poleczony tak, aby dzialal jak element wiekszosciowy. W tym zastosowaniu su¬ mator równolagle wybiera po piec elementów obrazu z obu rejestrów 184 i 186. W przypa¬ dku, gdy stwierdzi eie identycznosc trzech lub wiecej par, wówczas eygnal braku kore¬ lacji nie jeet generowany. Sygnal braku korelacji jest generowany tylko wówczas, gdy zgodnosc zachodzi dla mniej niz trzech par.Czulosc podstawowego ukladu porównujecego w ukladzie algorytmu korelacyjnego 194 moze byc modyfikowana manualnym przeleczaniem przelecznlka rodzaju pracy 196. Oeden z pieciu bitów informacji o elemencie obrazu moze przyjmowac wartosc logiczne prawdy lub falszu /l,O/, powodujec zmiane podstawowej wartosci 3/5 na 2/4 lub 3/4. Równiez ze i posrednictwem przelecznlka 196 uklad porównujecy moze badac piec aesiednlch elementów obrazu lub piec na przemian przesunietych elementów obrazu. Inna dodatkowa mozliwosc polega na wybraniu jednego rodzaju pracy /modu/ dla czyetego,obszaru maski 1 drugiego rodzaju pracy dla nieprzezroczystego obszaru maski.Na fig. 14 umieszczono tablice ilustrujece rózne mozliwe rodzaje pracy. Pierwsza liczba w kazdej z pozycji z górnego wiereze 1 lewej kolumny wskazuje, czy analizowany jeet kazdy element /l/ lub prawie kazdy element obrazu /1/2/. Druga liczba wskazuje wymagany dla akceptacji poziom korelacji. Liczby w górnym wlerezu dotycze nieprzezro¬ czystych elementów obrazu, a liczby blegnece w dól z lewej strony dotycze czystych obszarów obrazu. Przykladowo mod 7 okresla nastepujece kryteria: czyety obszar obrazu - analizowane se wszystkie elementy obrazu 1 w kazdej grupie czterech elementów trzy pary musze byc identyczne; nleprzezroczyety obszar obrazu - analizowane se tylko co drugie elementy obrazu, a w kazdej grupie pieciu elementów obrazu trzy pary musze byc identyczne.Falszywy brak korelacji na koncu lub w poblizu konców elementów obrazu moze byc spowodowany przesunieciem wywolanym mechanicznym ruchem kamery, chwilowe zmiane dlugo¬ sci elementu lub normalnymi bledami kwantowanie sygnalu wizyjnego. Dla wyeliminowania tych falszywych bledów wymaga sie, aby w przypadku braku korelacji zidentyfikowane jeko bled byly przeprowadzone dwe kolejne analizowania w tym samym polozeniu. Przepro¬ wadzacie to wprowadzajec pierwszy raz sygnal korelacji do rejeetru przesuwajecego137 040 11 pamieci 198# Oezeli przy nastepnym wybieraniu Inny brak korelacji pojawi sie na okre¬ slonej plamce, warunek na elemencie "I" 200 zostaje spelniony 1 sygnalizowany jest bled.Dla ulatwienia operatorowi nadzoru za prace urzedzenle enelizujecego, do multiple¬ ksera 204 jest doleczony wyswietlacz dwucyfrowy 202, Podczas wyswietlania poczatkowa wartosc odleglosci "a" Jaat wprowadzona z klasyfikatora 178, Z chwile, gdy urzedzanle rozpoczyna analizowanie pelnego obrazu, wyswietlana jest zaktualizowana wartosc "a" uzyakana z modulu nadeznego. Multiplekser 204 jeet -sterowany sygnalem wyzwalajecym 192 regulujecym przesylanie odpowiednich sygnalów do wyswietlacza.Zastrzezenia patentowe 1, Urzedzenle kontrolne do wykrywania defektów w strukturach regularnych, w których elementy maje przestrzennie zmienne okresowosc, zwleezcze do wykrywania defektów w fo¬ tograficznych plytach wzorcowych wykorzystywanych przy wytwarzaniu masek cieniowych dla kineekopów kolorowych, zawierajece czujnik wizyjny przeznaczony do analizowanie obrazu i do wykrywania defektów obrazu, wytwarzajecy eygnal elektryczny odwzorowujecy elementy obrazu analizowanego, oraz zaleczony na wyjsciu czujnika wizyjnego uklad autokorelacji wytwarzajecy eygnal korekcji wykorzystywany do korelowania sygnalu wi¬ zyjnego uzyskiwanego ne wyjsciu czujnika wizyjnego, znamienne tym, ze uklad autokorelacji zawiera linie opózniajece /50/, wleczone na wyjsciu czujnika wi¬ zyjnego /l6/ wprowadzajece stale opóznianie w sygnal wizyjny, uklad róznicowy /52/, którego pierwsze wejscie jeet poleczone z wyjscidsi czujnika wizyjnego /16/, a drugie wejscie - z wyjsciem linii opózniajecej /50/, obwód kluczujecy /54/, którego pierwsze wejscie jeet poleczone z wyjsciem ukladu róznicowego /52/, uklad regulacji czestotli¬ wosci analizowania, którego pierwsze wyjcie Jest poleczone z wejsciem steruj ecym czujnika wizyjnego /16/, a drugie wyjccie - z drugim wejsciem obwodu kluczujecego /54/, oraz wyjsciowy detektor progowy /56/ wleczony no wyjsciu obwodu kluczujecego /54/. 2, Urzedzenle wedlug zastrz. 1, znamienne tym, ze uklad róznicowy zawiera zeleczone na jego obu wejsciach wzmacniacze buforowe /A/# pierwszy generator impulsów /B/, którego wejscie jest poleczone z wyjsciem pierwszego wzmacniacza buforo¬ wego /A/ zeleczonego na pierwszym wejsciu ukladu róznicowego, wytwarzajecy eygnal /94/ wyzwalajecy drugi generator impulsowy /B/ wytwarzajecy eygnal impulsowy /96/ wyznacza- jecy przedzialy czasowe, w których analizowany Jest eygnal wyjsciowy z' czujnika wizyj¬ nego, usytuowane w poblizu poczetku 1 konca okresu analizowania, trzeci generator im¬ pulsów /B/, którego pierwsze wejscia /CL/ jeet poleczone z wyjsciem pierwszego wzma¬ cniacza buforowego zaleczonego na pierwszym wejsciu ukladu róznicowego, a drugie wej¬ scie /D/ jeet poleczone z wyjsciem /Q/ drugiego generatora impulsów /B/, czwarty gene¬ rator impulsów /B/j którego pierwsze wejscie /CL/ jest poleczone z wyjsciem drugiego wzmacniacza buforowego /A/ zeleczonego na drugim wejsciu ukladu róznicowego, a drugie wejscie /D/ jeet poleczone z wyjsciem /Q/ drugiego generatora impulsów /B/, pierwszy element logiczny I /C/, którego pierwsze wejscie jeet poleczone z pierwszym wyjsciem /Q/ trzeciego generatora impulsów /B/, a drugie wejscie - z drugim wyjsciem /Q/ czwa¬ rtego generatora impulsów /B/# drugi element logiczny I /C/, którego pierwsze wejscie Jeet poleczone z drugim wyjsciem /Q/ trzeciego generatora impulsów /B/, a drugie wej¬ scie - z pierwszym wyjsciem /Q/ czwertego generetora Impulsów /B/, przy czym wyjscia elementów logicznych I /C/, ne których uzyskiwane ee eygnely bledu /102, 104/ ee po¬ leczone poprzez bramki logiczne /D/ z wejsciem! obwodu eterujecego wyznaczajecego czeetotllwosc sygnalu eterujecego proceeem analizowanie, 3, Urzedzenle wedlug zastrz. 2, znamienne tym, ze cbwód eterujecy wyznaczajecy czeetotllwosc eygnalu starujecego procesem analizowania zawiera dwa kon¬ densatory /Cl, 02/, z których pierwszy kondensator /Cl/ jest wleczony w obwodzie sprze¬ zenia zwrotnego pierwszego wzmacniacza róznicowego /E/, którego jedno z wejsc jeet po¬ leczone poprzez logiczny uklad kluczujecy z wejsclatnl elementów logicznych I /C/, drugi12 137 040 kondensator /C2/ jest wleczony w obwodzie sprzezenia zwrotnego drugiego wzmacniacza róznicowego /E/# którego jedno z wejsc jest poleczone poprzez logiczny uklad kluczuje- cy z wyjsciami elementów logicznych I /C/, przy czym wyjscie obu wzmacniaczy róznico¬ wych /E/ ee poleczone z wejsciem trzeciego wzmacniacza róznicowego /E/, na którego wyjsciu uzyskuje sie sygnal ustalajacy czestotliwosc sygnalu sterujacego procesem ana¬ lizowania. 4. Urzedzenie kontrolne do wykrywania defektów w etrukturach regularnych, w któ¬ rych elementy maje przestrzennie zmienne okresowosc, zwlaszcza do wykrywania defektów w fotograficznych plytach wzorcowych wykorzystywanych przy wytwarzaniu masek cienio¬ wych dla klneekopów kolorowych, zawierajece czujnik wizyjny przeznaczony do analizowa¬ nia obrazu 1 do wykrywania defektów obrazu, wytwarzajecy eygnal elektryczny odwzorowu¬ jemy elementy obrazu analizowanego, orez zaleczony na wyjsciu czujnika wizyjnego uklad autokorelacji wytwarzajecy eygnal korekcji wykorzystywany do korelowanie sygnalu wizyj¬ nego uzyskiwanego na wyjsciu czujnika wizyjnego, znamienne tym, ze uklad autokorelacji zawiera zaleczony na wejsciu ukled /l52/ przetwarzajecy analogowy eygnal wizyjny uzyskiwany na wyjsciu czujnika wizyjnego /150/ w binarny eygnel cyfrowy, pamiec /l54/, której wejscie jeet poleczone z wyjsciem ukladu /152/ przetwarzajecego eygnal wizyjny, przeznaczone do zapamietywania sygnalu cyfrowego przez czesc okreeu analizowa¬ nia, uklad /178, 160/ wytwarzajecy eygnal korekcji okreeu analizowania, którego wejs¬ cie jest poleczone z wyjsciem pamieci /l54/, przeznaczony do okreslania okresowosci /a/ elementu analizowanej etruktury 1 do dopasowania czasowego sygnalu wyjsciowego pamieci /ISA/ do okresowosci elementu, orez korelator /194, 198, 200/ wleczony na wyjsciu ukla¬ du /178, 180/ wytwarzajecego sygnal korekcji, przeznaczony do korelowania sygnalu wyj¬ sciowego eygnelu uzyekiwanego na wyjsciu pamieci /l54/ wzgledem eygnalu kwantyzowanego w czaele rzeczywistym 1 do wskazywania obecnosci bledu korelacji wskazujecego na ist¬ nienie defektu w analizowanej strukturze. 5» Urzedzenie wedlug zastrz. 4, znamienne tym, ze na wyjsciu ukladu /l52/ przetwarzajecego analogowy eygnal wizyjny w sygnal cyfrowy zaleczona jest druga pamiec /156/ przeznaczona do zapamietywania calkowitego kwantyzowanego eygnalu, uzys¬ kiwanego w wyniku analizowania etruktury. 6. Urzedzenie wedlug zastrz. 5, znamienne tym, ze wyjscie z drugiej pamieci /156/ Jeet poleczone z jednym z wejsc elementu logicznego I /160/, którego dru¬ gie wejscie jeet poleczone z wyjsciem pierwszej pamieci /i54/. 7. Urzedzenie wedlug zastrz. 6, znamienne tym, ze drugie wejscie ele¬ mentu logicznego I /l60/ poleczone z wyjsciem pierwszej pamieci /154/ jest poleczono z jednym z wejsc obwodu koincydencyjnego /158/, którego'drugle wejscie jest poleczone z wyjsciem ukladu /l52/ przetwarzajecego analogowy sygnal wizyjny w sygnal cyfrowy. 8. Urzedzenie wedlug zastrz* 4, znamienne tym, ze uklad /178, 180/ wytwarzajecy sygnal korekcji okresu analizowania zawiera zaleczony na wejsciu klasyfl* kator /178/, którego pierwsze wejscie jest poleczone z wyjsciem pierwszej pamieci /i54/ poprzez element logiczny I /160/, drugie wejscie - z wyjsciem ukladu /152/ przetwarza- jecego analogowy eygnal wizyjny w eygnal cyfrowy poprzez obwód koincydencyjny /158/, praz uklad nadezny /180/, którego wejscie jest poleczone z wyjsciem klasyfikatora /178/. 9. Urzedzenie wedlug zastrz. 8, znamienne tym, ze do wyjsc klasyfi¬ katora /178/ i ukladu nadeznego /180/ doleczony jest multiplekser /204/, na którego wyjsciu zaleczony Jest wyswietlacz /202/ przeznaczony do wizualnego kontrolowania od¬ stepu miedzy elementami etruktury, 10. Urzedzenie wedlug zastrz. 8, znamienne tym, ze miedzy wejsciami ukladu nadeznego /180/ a wyjsciem elementu logicznego I /i60/ zaleczony jeet detektor zboczy przedrich /188, 190/ przeznaczony do detekcji przejscia eygnelu tla reprezentu- jecego powierzchnie etruktury bez elementów w eygnal, odwzorowujecy element etruktury. 11. Urzedzenie wedlug zastrz. 10, znamienne tym, ze miedzy wejsciem pierwezego detektora zboczy przednich /l88/ a wyjsciem elementu logicznego I /160/ za¬ leczony jeet rejeetr przesuwajecy /l84/, a miedzy wejsciem drugiego detektora zboczy137 040 13 przednich /190/ a wyjsciem elementu logicznego I /160/ zaleczony Jest drugi rejeetr przesuwaj ecy /186/» 12* Urzadzenie wedlug zaetrz. 4# znamienne t y m, ze korelator /194, 198, 200/ zawiera uklad algorytmu korelacyjnego /l94/, którego wejscie sa polaczone z wyjsciami ukladu /178, 180/ wytwarzajacego eygnal korekcji okresu analizowania, pa¬ miec /198/# której wejscie jeet poleczone z wyjsciem ukladu algorytmu korelacyjnego /194/, oraz element logiczny I /200/, którego jedno z wejsc jeet polaczone z wyjsciem ukladu elgorytmu korelacji /194/# drugie wejscie - z wyjsciem pamieci /198/, przy czym na wyjsciu uzyskiwany jeet sygnal bledu? 13. Urzadzenie wedlug zaetrz. 12, znamienne tym, ze do jednego z wejsc ukladu algorytmu korelacji /194/ Jeet doleczony uklad /196/ recznej regulacji czulosci korelatora.TTP-jyTTTF Fig.2137 040 iH OM Ji Fig.4 '30 ' 50 r-fc 54 44 52 56 58 56 /70.J 60 H "^^^r^T Fig.5 L IL Suonat W- ftybierunca 90J 94 96137 040 / sygnaly bledu •"i OpóznCenCe ~*h Fig. 7 rl!2 —i—TLruuur: HI4 J\J\J\JVJ\J\J\J\SU\. _jT_n_n_/i_n_nj\jijnLJL^^ Fig. 12 J66 Fig.a137 040 Fig.II.Blad \S i 1/2 2/4 1/2 3/4 1 2/4 1 3/4 1/2 2/4 0 1 4 5 1/2 3/5 2 3 6 7 1 2/4 6 9 C 0 1 3/5 A B E F Fig. 14 Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 130 zl PL PL PL PL PL PL PL PL PL PL PLThe invention relates to a control device for detecting defects in regular structures in which the elements have a spatially varying periodicity, in particular for detecting defects in photographic master plates used in the production of shadow masks for color picture tubes, comprising a video sensor for analyzing an image and detecting image defects, generating an electric signal representing the elements of the analyzed image, and an autocorrelation circuit provided at the output of the video sensor, generating a correction signal used to correlate the video signal obtained at the output of the video sensor. According to the invention, the autocorrelation circuit comprises delay lines trailing at the output of the video sensor, introducing a constant delay into the video signal, a differential circuit, the first input of which is connected to the output of the sensor. and the second input - with the output of the delay line, a switching circuit whose first input is connected to the output of the differential circuit, a circuit for regulating the analysis frequency, whose first output is connected to the control input of the video sensor and the second output - with the second input of the switching circuit, and an output threshold detector connected at the output of the switching circuit. It is advantageous when the differential circuit comprises buffer amplifiers connected at both of its inputs, a first pulse generator whose input is connected to the output of the first buffer amplifier connected at the first input of the differential amplifier, generating a trigger signal for the second pulse generator generating a pulse signal determining time intervals in which the output signal from the vision sensor is analyzed, located near the beginning and end of the analysis period, a third pulse generator, the first input of which is connected to the output of a first buffer amplifier connected to the first input of the differential amplifier, and the second input is connected to the output of a second pulse generator, a fourth pulse generator, the first input of which is connected to the output of a second buffer amplifier connected to the second input of the differential amplifier, and the second input is connected to the output of the second pulse generator, a first AND logic element, the first input of which is connected to the first output of the third pulse generator, and the second input to the second output of the fourth pulse generator, a second AND logic element, the first input of which is connected to the first output of the third pulse generator, and the second input to the second output of the fourth pulse generator, connected to the second output of the third pulse generator, and the second input - to the first output of the fourth pulse generator, wherein the outputs of the AND logic elements, on which the error signals are applied, are connected via a switching circuit to the inputs of the control circuit determining the frequency of the signal controlling the analysis process. The control circuit determining the frequency of the signal controlling the analysis process comprises two capacitors, of which the first capacitor is connected in the feedback circuit of the first differential amplifier, one of the inputs of which is connected via a logical switching circuit to the inputs of the AND logic elements, the second capacitor is connected in the feedback circuit of the second differential amplifier, one of the inputs of which is connected via a logical switching circuit to the outputs of the AND logic elements, wherein The outputs of both differential amplifiers are connected to the inputs of the third differential amplifier, at the output of which a signal is obtained that determines the frequency of the signal controlling the analysis process. It is advantageous if the device according to the invention is implemented in a digital system, in which the autocorrelation system comprises a circuit at its input that processes the analog video signal obtained at the sensor output into a binary digital signal, a memory whose input is connected to the output of the video signal processing system, intended to store the digital signal for a part of the analysis period, a circuit generating a correction signal for the analysis period, the input of which is connected to the output of the memory, intended to determine the periodicity of an element of the analyzed structure and to time-match the output signal. memory to the periodicity of the element, and a correlator connected at the output of the circuit generating the correction signal, intended to correlate the output signal of the signal obtained at the memory output with the real-time quantized signal and to indicate the presence of a correlation error indicating the persistence of a defect in the analyzed structure. It is advantageous when at the output of the circuit converting the analog video signal into a digital signal there is a second memory intended to store the total quantized signal obtained as a result of analyzing the structure. The output of the second memory is connected to one of the inputs of the AND logic element, the second input of which is connected to the output of the first memory. The second input of the AND logic element is connected to the output of the first memory. It is connected to one of the inputs of the coincidence circuit, the second input of which is connected to the output of the circuit converting the analog video signal into a digital signal. The circuit generating the analysis period correction signal includes a classifier connected to its input, the first input of which is connected to the output of the first memory via the AND logic element, the second input - to the output of the circuit converting the analog video signal into a digital signal via the coincidence circuit, and a follower circuit, the input of which is connected to the output of the classifier. A multiplexer is connected to the classifier and the primary circuit, the output of which is equipped with a display for visual monitoring of the distance between the structure elements. A forward edge detector is connected between the inputs of the primary circuit and the output of the logical element I. The detector is designed to detect the transition of the background signal representing the surface of the structure without any elements in the signal, representing the structure element. A shift register is connected between the input of the first forward edge detector and the output of the logical element I, and a second shift register is connected between the input of the second forward edge detector and the output of the logical element I. The correlator contains a correlation algorithm circuit, the inputs of which are connected to the outputs of the circuit generating the analysis period correction signal, a memory, the input of which is connected to the output The correlation algorithm circuit and a logical element I, one of whose inputs is connected to the output of the correlation algorithm circuit, the other input - to the memory output, wherein an error signal is obtained at the output. A circuit for manual adjustment of the correlator sensitivity is connected to one of the inputs of the correlation algorithm circuit. The subject of the invention is presented in embodiment examples based on the drawing, in which Fig. 1 shows a device according to the invention in a perspective view, Fig. 2 - graphs representing signals generated by individual components of the device according to the invention, Fig. 3 - block diagram of the device according to the invention implemented in an analog circuit, Fig. 4 - fragment of the image of the working board, Fig. 5 - graphs representing signals generated by individual components of the device using linearization of the video signal representing an image whose periodicity is represented by linear functions, Fig. 6 - diagram of an analog linearization system representing the components of the device according to the invention, Fig. 7 - graphs representing signals obtained at individual points of the system from Fig. 6, Fig. 8 - graphs representing the linearization process of the video signal used as a result of image analysis, in which the periodicity of the occurrence of image elements changes in a manner determined by second-order exponential functions, Fig. 9 - schematic diagram of the system used to generate the output signal, Fig. 10 - graph representing the analysis frequency control signal, providing quadrature corrections, Fig. 11 - block diagram of the device according to the invention implemented in a digital system, fig. 12 - schematic representation of the processes of analyzing image fragments, fig. 13 - graphs representing the signals generated at individual points of the digital circuit of the device according to the invention of fig. 11, while fig. 14 presents a table of operating mode settings for the device of fig. 11. The control device according to the invention is used to analyze a regular image, such as, for example, a negative image printed on a glass plate used in the production of shadow masks for color picture tubes. These plates are used to expose a layer of photoresist applied to the surface of a steel sheet from which the shadow mask is produced. One such image is shown in Figure 4. The periodicity of this pattern is determined by the distance between the pattern elements measured in the horizontal direction. Two types of image analysis are used. The first type of analysis involves roughly mechanical analysis of the entire image using a vision sensor, and the second type of analysis involves electrical analysis of a linear array disk within the vision sensor. The purpose of image analysis is to detect and locate defects in the images. These defects are detected by a part of the inspection device that automatically correlates the sensor's output signal to become a video signal. Autocorrelation, in one embodiment, involves introducing a delay into the video signal and then comparing the delayed signal with the original signal. The signal obtained as a result of such an operation constitutes an error signal, indicating the existence of a defect. This method of autocorrelation ensures obtaining a significant result when the periodicity of the template image is uniform across the entire surface of the template. However, when the periodicity of the image is not uniform, as, for example, in the case of the image shown in Fig. 4, the solution according to the invention provides the ability to compensate for such non-uniformity in a way that allows autocorrelation. The device according to the invention, which can be implemented as both an analog and digital device, solves the problem of autocorrelation of the video signal when the periodicity of the template elements is not constant. In an analog system, the video signal is delayed by the expected periodicity of the pattern elements, and a difference signal is obtained by comparing the original video signal with the delayed video signal. The difference signal is then used to adjust the analysis speed of the video sensor so that the period of the video sensor's output video signal matches the period of the delayed video signal. In a digital system, the analysis speed is constant, but the time for which the delayed video signal is stored in the memory of the computing unit is adjustable, which adjusts the periodicity of the original and delayed signals. Fig. 1 shows an example of an implementation of the device according to the invention in an analog system, which is also an example of a mechanical analyzing device 10. The device 10 has a base 12 on which a glass working plate 14 with a regular image printed on it is mounted. The base 12 supports the edges of the plate 14 and has an opening in its central portion so as not to obscure the photographic image on the plate 14. A vision sensor 16, for example, such as a semiconductor photodiode array, is mounted on a support 18 directly above the build plate 14. An illumination cartridge 20 is located below the plate 14 directly below the vision sensor 16. The support 18 can be moved in two directions: X-X and Y-Y. Movement of the sensor 16 in the Y-Y direction is effected by actuation of a suitable assembly 22, such as a pneumatic cylinder or electromagnet, coupled to the support 18 by means of a shaft 24. The assembly 22 is located on a second support 26, which can be moved along the roller 28 by another assembly. As shown in Fig. 1, the device also includes a marking element 29, mounted on a support 16 and intended to mark the location of defects on the build plate. The work sensor 16 may be a camera equipped with a lens for focusing light passing through the image portion of the build plate and for projecting an image onto a photoelectric sensor within the camera. Diffused light is used here to ensure that light incident at wide angles can be used to reduce sensitivity to scratches. The sensor receives light transmitted through a glass plate on which an emulsion image is printed. The projection lens is housed in a light-tight housing, along with a semiconductor linear sensor. The lens magnification is 1.5x, and each analysis element has a width of 15 µm. Each analysis element operates as an integrating optical-to-electrical converter whose output signal depends on the average amount of light illuminating it, relative to a predetermined time interval. The output signals of the analysis elements are read sequentially, after a trigger signal is applied to each element in turn. Since each analyzing element operates independently, the output signal of the vision sensor is a sequence of pulses representing the discharge current of the charge accumulated by the analyzing element in response to the amount of light per unit of time falling on each analyzing element. These pulses are processed by a sample-and-store amplifier, and the resulting output signal of the camera is a signal whose level in a specific time interval represents the amount of light illuminating the appropriate analyzing element during the time period corresponding to the analyzing period. The principle of autocorrelation of the video signal obtained at the output of the video sensor 16, with respect to the analog circuit, is presented in Fig. 2. The first graph 30 represents the output signal of the video sensor as a sequence of parallel narrow bright stripes 32 corresponding to the image defects analyzed by the video sensor. The presence of an additional pulse 34 is caused by the existence of a defect in the image. The second graph, 36, is the inverse of the signal represented by graph 30, delayed by one period. The third graph, 38, is a representation of the signal obtained by subtracting the signal represented by graph 36 from the signal represented by graph 30. The defect's dilution in the analyzed image is represented in this case by two pulses 40 of opposite polarity. Graph 38 shows the presence of noise and other additional interference when the delay differs from exactly one analysis period. The fourth graph, 42, is a representation of the keying pulses. It is used to select the time intervals of the analysis period in which pulses representing defects in the image occur. The first graph 44 represents the signal obtained as a result of keying the signal represented by graph 38 by the signal represented by graph 42. The sixth graph 46 represents the signal obtained as a result of limiting the signal represented by graph 44 at an appropriate threshold level, which ensures unambiguous identification of defects having dimensions larger than those previously identified, for example, by representing these defects with such pulses. As pulse 48, Fig. 3 shows a block diagram of a device circuit enabling each of the above-mentioned operations to be performed. The output signal 30 of the vision sensor 16 is applied both to a suitable delay line 50, such as, for example, a glass line or a charge-coupled semiconductor device, and to a differential amplifier 52. At the output of the differential amplifier 52, a differential signal 38 is applied. Signal 36 is applied to a keyer which keys the differential signal to produce a keyed signal 44. The keyed signal 44 is applied to a threshold-output circuit 56, where it is limited and any defects are signaled. As shown in the block diagram, the device also includes a control unit that determines the analysis frequency of the control signal 58. The outputs of this control unit are connected to the ether input of sensor 16 and to a keyer 54.6. Although the above autocorrelation system has been described with reference to an image with a constant periodicity of its elements, the periodicity of the image elements can vary within the image area. In this case, it is necessary to linearize the video signal before correlation processing. The periodicity of the video signal can vary linearly, and to determine this process, two variables are necessary. The changes in periodicity can be expressed as second-order or higher-order exponential functions. In such cases, three or more variables are required. Each variable should be assigned a single error signal. Each error signal can be obtained by sampling the video signal at a specific point in the analysis process. Fig. 4 shows a portion of image 60 with a linear variation in the periodicity of image elements 62. As can be seen, the periodicity of image elements 60 is determined by parameter "a," representing the distance between image elements measured in the horizontal direction. This parameter, as can be seen from Fig. 4, varies along the horizontal coordinate of the image. The continuous horizontal line 64 in image 60 is a trace created on a linear array of semiconductor photodiodes, read by a variable-frequency clock signal. The small mark 66 in the image represents the defect. If the frequency of the output signal of the linear photodiode array is not linearized, this signal is represented by the first graph 66 in Fig. 5. The output signal of the vision sensor can, of course, be linearized by appropriately changing the analysis frequency. The second graph 70 of Figure 5 represents the sawtooth change in clock frequency required to change the scan frequency to provide the linearized video signal 72 represented in the third graph of Figure 5. If the scan frequency increases in proportion to the lag in the interval between picture elements measured in the scan direction, the period of the video signal representing the image will be substantially constant. The subsequent graphs in Fig. 5 represent a delayed video signal 74, a differential signal 76, and a keyed limited signal 78. The corresponding pilot light signal represented by graph 70 in Fig. 5 can be produced by the analog circuit shown in Fig. 6. Circuit 80 is an integrating circuit in which the initial value and the rate of rise of the output signal are determined by the voltage across two capacitors C1 and C2. Circuit 80 of Fig. 6 comprises a first buffer amplifier A connected at its input, to which the dial signal from the camera output is directly applied, and a second buffer amplifier A connected at its input, to which the dial signal is applied via delay lines 62. The output of the first buffer amplifier A produces The signal 90 is connected to the CL input of the first pulse generator B. The signal 94 is obtained at the output of the first pulse generator B. The output Q of the first pulse generator B is connected to the CL input of the second signal generator B, whose output Q is connected to the D input of the third pulse generator B. The signal 96 is obtained at the Q output of the second pulse generator B. The CL input of the third pulse generator B is connected directly to the output of the first buffer amplifier A. The Q output of the second pulse generator B is also connected to the D input of the fourth pulse generator B, whose CL input is connected to the output of the second buffer amplifier A, which produces the output signal 92. The Q outputs of the second pulse generator B are connected to input D of the first pulse generator B, All pulse generators B are implemented in the D flip-flop circuit, At the outputs of the third and fourth pulse generators B are connected logical elements J C, At the same time, signal 96 from the output Q of the third pulse generator B is fed to the first input of the first logical element I C, and its second input is connected to the output Q of the fourth pulse generator B, On the other hand, the first input of the second logical element I C is connected to the output O of the third pulse generator B, and signal 100 from the output Q of the fourth pulse generator B is fed to its second input. At the output of the first logical element I C, signal 102 is obtained. The outputs are Ieet connected through a set of logic gates O to the first input of the first differential amplifier E, the second input of which Ieet is connected to the reference point. The output of the second logic element IC produces a signal 104. These outputs are connected through a set of logic gates D to the first input of the second differential amplifier E, the second input of which is connected to the reference point. In the feedback circuits of the first and second differential amplifiers E, capacitors C± and C2# are inserted. The outputs of the first and second differential amplifiers E eg are connected to the first and second inputs of the third differential amplifier E. The output of the third differential amplifier E etane is the output of differential network 80. Differential network 80 operates as follows. If the originally generated signal does not provide accurate neutralization, the voltages across the capacitors increase as a result of the influence of the error signal, the value of which drops to zero only when full linearity is achieved. The portion of circuit 80 located before capacitors C1 and C2 is designed to generate incremental voltages. The operation of circuit 80 can be explained using the graphs in Fig. 7. A crucial element for the operation of circuit 80 is delay line 82, which introduces a delay in the video signal equal to the required period or a multiple thereof. The first graph 90 in Fig. 7 represents the video signal obtained from the analyzing sensor. The second graph 92 represents the video signal after it has been delayed by a time greater than the required period but less than two required periods. The video signal triggers a pulse generator, which produces an output signal 94#, which in turn triggers a second pulse generator producing an output signal 96. The second pulse generator signal 96 determines the time intervals in which video pulses are selected near the beginning and end of the selection period. The leading edge of the primary delayed video pulses occurring during the duration of the signal 96 causes the generation of pulses 98 and 100. When the primary video signal leads the delayed video signal, the differential pulse is applied to a switch which charges the capacitor positively, increasing its charge during the pulse duration. However, when the delayed video signal leads, the capacitor is charged negatively, i.e. its charge decreases. This differential pulse of a specific polarity constitutes an error signal 102 or 104, which corrects the control signal, which will be the clock signal. The next pair of switches is intended to apply the error signal to capacitors C1 or C2, depending on the whether the selection interval falls at the beginning or end of the analysis period. The remaining three graphs in Fig. 7 represent the analysis retrace pulse 106, the analysis period start keying signal 108, and the analysis period end keying signal 110. The linsarization circuit 80 performs appropriate corrections to ensure a linear change in the spatial periodicity of the image. However, if the changes in the periodicity of the image elements are represented by functions having second-order or higher components, then more than two capacitors and more than two voltages are required to provide correction. These voltages will correspond to error signals generated at various points during the analysis cycle and will be fed into the control signal generation circuit having several integration stages. The error signals obtained by comparing the video signal 112 with the delayed video signal 114 at the beginning, middle, and end of the analysis cycle will be sampled at time intervals determined by the switching pulses 116, 118, 120, as shown in Fig. 8. These error signals are used to cause an increase in the output voltages VI, V2, V3. These three voltages are first transformed into another set of three voltages in amplifier-resistor circuits in the following way: Ve - 2V1 - 4V2 ≥ 3V2, Vfe - 2V1 + 4V2 ≥ V3, Vc - VI. This voltage is then fed to the circuit shown in Fig. 9, which produces an output signal represented by a second-degree polynomial, namely s8 137 040 V - ?/Vi - 2V2 ≥ V3/ /j /2 + /- 3V1 + 4V2 * V3/ /£/ + VI, where T is the analysis period. This signal assumes the values VI, V2, V3, respectively, at the moments for which the ratio t/T assumes the values 0, 1/2, 1, which is represented by the graph in Fig. 10. The example of the embodiment described above illustrates only one of many possible ways of using the invention. In general, a vision sensor converting an image into signals may be a detector of any type, for example, optical, electrical, mechanical, or any other, so that the response to the image is analyzed in any way by controlling this process with a signal whose shape is determined by a stored control voltage. Similarly, the delay line can be constructed in various well-proven ways. The device according to the invention, implemented in a digital circuit, is shown in Fig. 11. In this embodiment, the digital circuits are used solely for quantization of the video signal, which is performed by appropriate logic modules included in the video signal processing circuit connected to the output of the video sensor using clock signals generated by a crystal-stabilized reference frequency generator. The device according to the invention, implemented in a digital circuit, is fully suitable for monitoring a variety of structures. Only adjustment by the operator is required, which involves appropriate positioning of the photographic plate relative to the video sensor. Like a camera, I use controlled pointers. The analysis frequency in a digital system is not scaled up as much as it was in an analog device. Instead, an equivalent result is achieved by adjusting the video signal storage time, so that the original video signal is fed to a circuit that phase-correlates with the delayed signal. The output signal from camera 150 is fed to video processing circuitry 152. Processing circuitry 152 performs three functions. The first is automatic gain control to maintain the peak-to-peak value of the video signal at a constant level, for example, +V, as the input signal varies within the range of, for example, 0.5V to 2V. Automatic gain control compensates for the aging effects of the lamps used to illuminate the image, variations in the parameters of the components, contamination of the optical system, and other factors that cause slow changes in the amplitude of the video signal. The second function of the video processing circuits is to minimize shading, which results from the non-flat illumination field, which causes a curved baseline to be compensated for. Finally, after the video signal is amplified and the shading effect eliminated, the video signal is converted to a binary digital signal. Nominally, the quantization level is set to 50%. The output of the video signal processing circuits 152 is connected to memory 154, a pre-screening unit 156, and a pulse time shift determining unit 158. Memory 154 contains a 2048-position shift register. Data is entered into the shift register during one analysis period and output after one analysis period. The synchronization and control circuits operate cyclically with a period corresponding to 2049 bits, maintaining a one-bit gap. The signal contains 1728 active elements, while 321 blanking bits are used for data processing in subsequent circuits of the block diagram. The back-scanning block 156 is designed to select fragments from the camera's output video signals that correspond to incomplete images before conducting comparative analysis. These incomplete images can occur either at the beginning or end of the analysis period and can be caused by a number of reasons. For example, the camera may be positioned so that the narrow image elements fall in the center of an opaque seal. Some images may have incomplete gaps around the edges, or an error signal may be generated during the period at the trailing edge of the image due to missing image elements for comparison. The pre-screening circuit analyzes the video signal from the video signal processing circuits 152, stores the start and end point locations, and then, when the video signals are read from memory during the next analysis period, the unwanted video signal is removed from the "I" element 160. The operation of the pulse offset determining circuit 158 will be discussed in connection with Fig. 12 and Fig. 13. The two graphs shown in Fig. 158 are as follows: representing the processes of analyzing Z 1 II, represented by lines passing near the vertex of the image of the slit 162 or ee etic to this image. Signal 164 is the real-time signal obtained by analyzing the image along line I and obtained at the output of video signal processing circuits 152, and signal 166 is the time-delayed signal obtained by analyzing the image along line XI and obtained from the output of memory 154. The presence of a pulse in signal I and the absence of a pulse in signal II causes circuit 158 to generate a signal 170. This signal, designated "new," contains a pulse 168 indicating these differences. Analysis of signal 170 relative to signal 172, which marks the half-period of the analysis, indicates whether the orientation of camera 1 is consistent. If the camera setting is incorrect, the CW or CCW indicators 174 and 176 will continuously flash, and if the setting is correct, both indicators will flash intermittently. The "new" signal 170 from the cap shift circuit 158 is fed to the classifier 178, where two decisions must be made. First, the image element type must be determined: point or line; then, if it is a line, a rough estimate of the distance from element to element designated as "a" must be made. To determine the image element type, empty scans are checked. If both scans appear in the image, then the plate is classified as a point plate, since empty scans do not occur in a line image. A good determination of the 1/2 value of dimension "a" is obtained by using the NnewN signal 170 and repeatedly measuring the distance to the next image element. This value, multiplied by two, is used as the initial value in the comparison logic circuits, but is continuously modified in the master module 180 to track changes in distance "a." The classifier 178 is activated by an external signal 182 indicating when classification should be performed. Distance "a" is displayed to the operator during classification. The output signal from element "I" 160 is fed to two variable-length shift registers 184 and 186. These two registers 184 and 186 constitute the central circuits of the comparison logic. One of the registers 184 has a maximum length corresponding to 192 positions. In a standard shift register, information is stored in all positions. When one bit is input to the serial input, all positions are shifted, and the last one is output. If, as in the present embodiment, a FIFO register is used, then the input loading is independent of the output unloading, so the amount of information stored in the register is variable. For example, data can be input in bursts and output at a fixed frequency. The only requirement is that the average frequencies over the time interval be identical. In the present embodiment, the first full scan image is stored in a 192-position register 186 (nominally using 80 positions), and then when a second scan image is received, the first and second scan images are shifted in parallel to the comparator logic. The inputs of the ee registers are controlled by input logic, and the ee outputs are controlled by master module 180. Information may flow into the registers during input until a complete step containing the information is obtained. The first element introduced appears at the output within a few nanoseconds. The output signals from each of the registers 184 and 186 are fed to two leading edge detection circuits 188 and 190. These circuits respond to the leading edge of the image analysis signal 10 137 040, defined as a transition from the transparent area of the mask to the opaque area of the image element. When this transition is detected, a signal is sent to the master module 180 to determine whether the transition occurred in the correct region. This initiates image selection. Within each leading edge detector circuit, filtering is performed to compensate for the edge roughness of the image elements. The master module 160 is the device's control center. The input signals for the master module 16009 are obtained from two leading edge detectors, and the information is obtained from the classifier 176 with an initial value of distance "a". The master module 180 in turn controls the output signals of two registers 184 and 186, updates the value of the distance "a*1" and enables the outputs of the comparator logic circuits. Initially, the first image is entered into both registers 184 and 186, but is stored only in the 192-position register 166. The second image is entered into both registers, filling the 32-position register 164 to the end, but terminating at the first image of the 192-position register 186. When the leading edge of the second image is detected at the end of the 32-position register 184, the output signals of both registers are scanned in unison and the comparator logic circuits are activated. This process continues until the end of the analysis. In the event of small variations in distance "a" or for error quantization, the output signals of each of the scanning registers can be held until the slave logic determines that the input signals of both registers cover the leading edges of the images. Distance "a" is continuously updated by the slave logic to verify that the edge is the leading edge of the image and not a defect. The output signals from the two registers 184 and 186 and from the slave module 180 are fed to the correlation algorithm circuit 194. Circuit 194 contains a full adder that can be connected to act as a majority element. In this application, the adder selects five image elements in parallel from both registers 184 and 186. 186. If it determines that three or more pairs are identical, then the no-correlation signal is not generated. The no-correlation signal is generated only if there is a match for fewer than three pairs. The sensitivity of the basic comparator in the correlation algorithm circuit 194 can be modified by manually switching the mode switch 196. One of the five bits of information about an image element can take the logical value of true or false (1, 0), causing a change of the basic value 3/5 to 2/4 or 3/4. Also, through switch 196, the comparator can examine five adjacent image elements or five alternately shifted image elements. Another additional possibility consists in selecting one mode for the clear mask area and the second mode for opaque mask area. Figure 14 shows tables illustrating the various possible modes of operation. The first number in each position in the upper row of the left column indicates whether every image element (1) or almost every image element (1/2) is analyzed. The second number indicates the level of correlation required for acceptance. The numbers in the upper row refer to opaque image elements, and the numbers fading down to the left refer to clear image areas. For example, mode 7 specifies the following criteria: clear image area - all image elements are analyzed; in each group of four elements, three pairs must be identical; opaque image area - only every other image element is analyzed, and in each group of five image elements, three pairs must be identical. False lack of correlation at or near the ends of image elements can be caused by a shift caused by a mechanical camera movement, a momentary change in the element length or normal quantization errors of the video signal. To eliminate these false errors, it is required that in the case of a lack of correlation, an error is identified, two subsequent analyses be performed at the same position. This is done by first entering the correlation signal into the shift register 137 040 11 of memory 198#. If, on the next selection, another lack of correlation appears on a specific spot, the condition on element "I" 200 is met and an error is signaled. To facilitate the operator's supervision of the operation of the encoding device, a two-digit display 202 is connected to the multiplexer 204. During the display, the initial value of distance "a" Jaat entered from the classifier 178 is displayed. From the moment the device begins Analyzing the full image, the updated value "a" obtained from the master module is displayed. The multiplexer 204 is controlled by a trigger signal 192 regulating the transmission of appropriate signals to the display. Patent claims 1, A control device for detecting defects in regular structures in which the elements have spatially varying periodicity, especially for detecting defects in photographic master plates used in the production of shadow masks for color picture tubes, comprising a video sensor for analyzing the image and for detecting image defects, generating an electric signal representing the elements of the analyzed image, and an autocorrelation circuit connected to the output of the video sensor, generating a correction signal used to correlate the video signal obtained at the output of the video sensor, characterized in that the autocorrelation circuit comprises lines a delay circuit /50/, connected to the output of the video sensor /16/, introducing a constant delay into the video signal, a differential circuit /52/, the first input of which is connected to the output of the video sensor /16/, and the second input - to the output of the delay line /50/, a switching circuit /54/, the first input of which is connected to the output of the differential circuit /52/, an analysis frequency control circuit, the first output of which is connected to the control input of the video sensor /16/, and the second output - to the second input of the switching circuit /54/, and an output threshold detector /56/ connected to the output of the switching circuit /54/. 2. A device according to claim 1. 1, characterized in that the differential circuit comprises buffer amplifiers /A/ connected at both of its inputs, a first pulse generator /B/, the input of which is connected to the output of the first buffer amplifier /A/ connected at the first input of the differential circuit, generating a signal /94/ triggering the second pulse generator /B/ generating a pulse signal /96/ determining the time intervals in which the output signal from the video sensor is analyzed, located near the beginning and end of the analysis period, a third pulse generator /B/, the first inputs of which /CL/ are connected to the output of the first buffer amplifier connected at the first input of the differential circuit, and the second input /D/ is connected to the output /Q/ of the second pulse generator /B/, the fourth pulse generator /B/ whose first input /CL/ is connected to the output of the second buffer amplifier /A/ connected to the second input of the differential circuit, and the second input /D/ is connected to the output /Q/ of the second pulse generator /B/, the first logical I element /C/ whose first input is connected to the first output /Q/ of the third pulse generator /B/, and the second input - to the second output /Q/ of the fourth pulse generator /B/, the second logical I element /C/ whose first input is connected to the second output /Q/ of the third pulse generator /B/, and the second input - to the first output /Q/ of the fourth pulse generator /B/, wherein the outputs of the logical I elements /C/, from which the error signals /102, 104/ are obtained are connected via logic gates /D/ to the input of an ether circuit determining the frequency of the ether signal transmitted to the analysis process, 3. A device according to claim 2, characterized in that the ether circuit determining the frequency of the signal driving the analysis process comprises two capacitors /C1, 02/, of which the first capacitor /C1/ is connected in the feedback circuit of the first differential amplifier /E/, one of the inputs of which is connected via a logical switching circuit to the input of the logical elements /C/, the second capacitor /C2/ is connected in the feedback circuit of the second differential amplifier /E/#, one of whose inputs is connected via a logical switching circuit to the outputs of the I logic elements /C/, wherein the output of both differential amplifiers /E/ is connected to the input of the third differential amplifier /E/, at the output of which a signal is obtained that determines the frequency of the signal controlling the analysis process. 4. A control device for detecting defects in regular structures in which the elements have spatially varying periodicity, in particular for detecting defects in photographic master plates used in the production of shadow masks for color cameras, comprising a vision sensor for image analysis and for detecting image defects, generating an electric signal representing the elements of the analyzed image, and a circuit connected at the output of the vision sensor autocorrelation circuit generating a correction signal used to correlate a video signal obtained at the output of a video sensor, characterized in that the autocorrelation circuit comprises a circuit /152/ connected at its input to process an analog video signal obtained at the output of a video sensor /150/ into a binary digital signal, a memory /154/ whose input is connected to the output of the video signal processing circuit /152/, intended to store the digital signal for a part of the analysis cycle, a circuit /178, 160/ generating a correction signal for the analysis cycle, the input of which is connected to the output of the memory /154/, intended to determine the periodicity /a/ of an element of the analyzed structure 1 for time-warping the signal and a correlator /194, 198, 200/ connected at the output of the circuit /178, 180/ generating the correction signal, intended to correlate the output signal of the primary signal used at the output of the memory /154/ with the real-time quantized signal to indicate the presence of a correlation error indicating the existence of a defect in the analyzed structure. 5. A device according to claim 4, characterized in that at the output of the circuit /152/ converting the analog video signal into a digital signal, there is provided a second memory /156/ intended to store the total quantized signal obtained as a result of analyzing the structure. 6. A device according to claim 5, characterized in that the output of the second memory /156/ is connected to one of the inputs of the AND logic element /160/, the second input of which is connected to the output of the first memory /154/. 7. A device according to claim 6, characterized in that the second input of the AND logic element /160/, connected to the output of the first memory /154/, is connected to one of the inputs of the coincidence circuit /158/, the second input of which is connected to the output of the circuit /152/ converting the analog video signal into a digital signal. 8. A device according to claim 4, characterized in that the circuit /178, 180/ generating the analysis period correction signal comprises a at the input a classifier /178/, the first input of which is connected to the output of the first memory /154/ via an AND logic element /160/, the second input - to the output of a circuit /152/ converting an analog video signal into a digital signal via a coincidence circuit /158/, and a slave circuit /180/, the input of which is connected to the output of the classifier /178/. 9. A device according to claim 8, characterized in that a multiplexer /204/ is connected to the output of the classifier /178/ and the slave circuit /180/, at the output of which a display /202/ is connected for visually monitoring the distance between the structure elements, 10. A device according to claim 11. A device according to claim 10, characterized in that a shift register /184/ is connected between the inputs of the master circuit /180/ and the output of the logical element /160/, and a second shift register /186/ is connected between the inputs of the second logical element /190/ and the output of the logical element /160/. 12* A device according to ext. 4#, characterized in that the correlator /194, 198, 200/ comprises a correlation algorithm circuit /194/, the input of which is connected to the outputs of the circuit /178, 180/ generating the analysis period correction signal, a memory /198/#, the input of which is connected to the output of the correlation algorithm circuit /194/, and an AND logic element /200/, one of whose inputs is connected to the output of the correlation algorithm circuit /194/#, the other input - to the output of the memory /198/, wherein an error signal is obtained at the output? 13. A device according to ext. 12, characterized in that to one of the inputs of the algorithm circuit correlation /194/ There is an additional circuit /196/ for manual adjustment of the correlator sensitivity.TTP-jyTTTF Fig.2137 040 iH OM Ji Fig.4 '30 ' 50 r-fc 54 44 52 56 58 56 /70.J 60 H "^^^r^T Fig.5 L IL Suonat W- ftybiarunca 90J 94 96137 040 / error signals •"i Delay ~*h Fig. 7 rl!2 —i—TLruuur: HI4 J\J\J\JVJ\J\J\J\SU\. _jT_n_n_/i_n_nj\jijnLJL^^ Fig. 12 J66 Fig.a137 040 Fig.II.Error \S i 1/2 2/4 1/2 3/4 1 2/4 1 3/4 1/2 2/4 0 1 4 5 1/2 3/5 2 3 6 7 1 2/4 6 9 C 0 1 3/5 A B E F Fig. 14 Printing Workshop of the Polish Office of the Polish People's Republic. Edition: 100 copies. Price: 130 PLN PL PL PL PL PL PL PL PL PL PL PL PL