Przedmiotem wynalazku jest konwerter cyfrowy sygnalów dwukierunkowych linii dwuprzewodo¬ wej w pare sygnalów cyfrowych, zwlaszcza dla ukladów linii telefonicznych i zwiazanych z nimi ukladów telekomunikacji, tworzacych interfejsy miedzy analogowymi i cyfrowymi telefonicznymi liniami abonenckimi i laczami dalekosieznymi a cyfrowym ukladem przelaczajacym.W szczególnosci wynalazek dotyczy cyfrowego ukladu linii, zapewniajacego automatyczne dopa¬ sowanie impedancjf linii/lacz dalekosieznych za¬ konczonych elektronicznym ukladem hybrydowym oraz automatyczna synteze w ukladzie hybrydo¬ wym impedancji dopasowania linii bez stosowania elementów dyskretnych i ze zmniejszonym do mi¬ nimum rozproszeniem mocy.Znany jest przy przemianie linii dwuprzewodo¬ wej na czteroprzewodowa problem powodowany przez niedopasowanie impedancji w centrali tele¬ fonicznej miedzy liniami abonenckimi/liniami laczy dalekosieznych a impedancja koncowa. Takie nie¬ dopasowanie powoduje zla charakterystyke zwrot¬ na strat i odbic czyli echa w zwiazku ze zla praca ukladu hybrydowego z linia dwuprzewodowa zmie¬ niona na czteroprzewodowa, który dla wlasciwego dzialania wymaga, zeby impedancja linii i impe¬ dancja koncowa byly równe co do fazy i wartosci w pasmie toru telefonicznego.Dotychczas stosowane bierne, stale impedancje koncowe uwzgledniaja kompromis, oprócz szcze- 10 15 25 gólnej czestotliwosci, w zwiazku z faktem, ze taka impedancja jest albo szeregowym albo równo¬ leglym polaczeniem rezystora i kondensatora. Ta¬ ka prosta impedancja daje zle dopasowanie do impedancji linii.Zwykle uklad hybrydowy, który zapewnia prze¬ miane linii dwuprzewodowej na czteroprzewodo¬ wa, zalezy od wzglednie scislego dopasowania mie¬ dzy linia a impedancjami koncowymi i dla opty¬ malnych wlasnosci wymagane jest dobre dopaso¬ wanie w zakresie interesujacych czestotliwosci Kompensacja tego niedopasowania jest dokonywa¬ na przy pomocy ukladów wyrównania, które sa czescia ukladu hybrydowego.Dalszy problem zwiazany z niedopasowaniem impedancji na dalekim koncu linii wystepuje, gdy ten koniec jest niewlasciwie zakonczony. Niepoza¬ dane odbicie lub echo powraca do bliskiego kon¬ ca. Jezeli impedancja koncowa bliskiego konca jest równa impedancji linii i jezeli straty w ukla¬ dzie hybrydowym sa równe zeru, optymalne wlas¬ nosci sa uzyskiwane dzieki wyposazeniu bliskiego konca. Echo dalekiego konca moze takze byc zmniejszone do minimum przez zastosowanie zna¬ nych technik usuwania echa, które zaleza od wie¬ dzy o miejscowo przesylanym sygnale i od zwiaz¬ ku miedzy sygnalem przesylanym z bliskiego kon¬ ca z sygnalem odbieranym na dalekim koncu.Przy uzyciu adaptacyjnych technik wyrówny¬ wania, czesc sygnalu odbitego od dalekiego konca, 1S6I62136 3 wystepujaca w sygnale odbieranym na bliskim koncu, moze byc regenerowana przy uzyciu adap¬ tacyjnego ukladu wyrównywania i odejmowania od odbieranego miejscowo sygnalu.Dla wlasciwej pracy adaptacyjnego ukladu wy¬ równywania musza byc spelnione pewne warunki.Uklad wyrównywania powinien miec odpowiedni stosunek sygnalu do szumu, w celu uzyskania zbieznosci ukladu wyrównywania i liniowej cha¬ rakterystyki ukladu. Musi wystepowac wystarcza¬ jaco duza energia w pasmie w celu umozliwienia wlasciwego sterowania zwrotnego poprzez regula¬ cje parametrów filtru cyfrowego.Miejscowa centrala cyfrowa, która musi stano- «wic interfejs miedzy analogowymi petlami abo¬ nenckimi, musi tdraz zawierac dodatkowo dwa konwertery linii dwuprzewodowej na czteroprze¬ wodowa w'celu laczenia tych petli. Poprzednio w przypadku central analogowych nie byly wyma¬ gane zadne uklady hybrydowe.Ostatnio stosowane interfejsy hybrydowe moga wprowadzac odbicia czyli niepozadane sygnaly po¬ wrotne. Poprzednio w przypadku przelaczników analogowych dodatkowe uklady hybrydowe nie byly stosowane. Bez korzystnego zastosowania ukladu hybrydowego, centrala cyfrowa ma poten¬ cjalnie gorsze wlasnosci niz centrala analogowa.Problem gwizdu czyli potencjalnej niestabilnosci sieci w sensie Nyauista wynika z niepozadanego sprzezenia zwrotnego, powstajacego przy przemia¬ nie linii dwuprzewodowej na czteroprzewodowa i system moze ewentualnie oscylowac, jezeli nie zostana powziete wlasciwe srodki ostroznosci.Wprowadza sie wlasciwe tlumienie w sieci i okresla sie straty w ukladzie hybrydowym tak, aby byly spelnione pewne minimalne kryteria w punktach sieci, gdzie ma miejsce przemiana linii dwuprzewodowej na czteroprzewodowa.Poprzednio przy wprowadzeniu tlumienia do sieci zwracano uwage na te centrale (lub uklady), które wykorzystywaly konwertery linii dwuprze¬ wodowej na czteroprzewodowa, mianowicie, lacza dalekosiezne. W przypadku central analogowych miejscowych, nie wymagajacych zastosowania kon¬ werterów linii dwuprzewodowych na czteroprze- wodowe, dopuszczalne bylo zastosowanie tlumie¬ nia zerowego a straty byly równe jedynie kilku dziesiatym czesciowym decybela. Problem projek¬ towania miejscowych central cyfrowych zapewnia¬ jac równorzedne dzialanie analogowe, jest utrud¬ niony.Znane sa automatyczne uklady wyrównywania, stosowane w dziedzinie transmisji danych cyfro¬ wych, przedstawione np. w opisach patentowych Stanów Zjednoczonych Ameryki nr 3 579 109 i nr 3 984 789. Cyfrowy, adaptacyjny uklad wyrówny¬ wania jest przedstawiony w opisie patentowym Stanów Zjednoczonych Ameryki nr 3 633105. Opis patentowy Stanów Zjednoczonych Ameryki nr 3 798 560 przedstawia adaptacyjny, poprzeczny uklad wyrównywania, wykorzystujacy multiplek- sowany czasowo filtr cyfrowy drugiego rzedu.Konwerter wedlug wynalazku zawiera' koder, którego wejscie jest dolaczone do wyjscia filtru wstepnego, którego wejscie jest dolaczone do zród- 262 4 la analogowych sygnalów nadawczych i odbior¬ czych. Wyjscie kodera jest dolaczone do wejscia dolnoprzepustowego filtru, którego wyjscie jest dolaczone do pierwszego filtru cyfrowego z ma- 5 cierza wspólczynników, którego wejscie sterowa¬ nia jest dolaczone do automatycznego ukladu wy¬ równywania, a wyjscie jest dolaczone poprzez filtr interpolujacy do toru zawierajacego dekoder dolaczony do wzmacniacza transkonduktancji ze io skonczona impedancja wyjsciowa.Natomiast drugie wejscie pierwszego filtru cy¬ frowego jest dolaczone do drugiego filtru cyfro¬ wego z macierza zmiennych wspólczynników, do¬ laczonego poprzez wezel sumujacy do dolnoprze- 15 pustowego filtru i wejscie sterowania do ukladu wyrównywania dla dopasowania syntezowanej impedancji do toru dwuprzewodowego z dwoma zaciskami.Automatyczny uklad wyrównywania zawiera 20 multiplekser/rozdzielacz, którego wejscia/wyjscia wspólczynników sa dolaczone do wejsc sterowa¬ nia dwóch filtrów oraz pamiec wspólczynników.Koder jest korzystnie koderem sigma delta.W obwód miedzy filtrem pierwszym i drugim 25 filtrem jest wlaczony przelacznik.Pierwszy i drugi filtr cyfrowy jest filtrem cy¬ frowym rekursywnym.Filtry rekursywne maja maksymalnie piec M wspólczynników.Zaleta wynalazku jest wyeliminowanie analogo¬ wych konwerterów linii dwuprzewodowej na czte¬ roprzewodowa w ukladzie linii telefonicznych przez zapewnienie funkcji konwersji linii dwuprzewo- 35 dowej na czteroprzewodowa w sposób cyfrowy.Nastepuje automatyczne dopasowanie impedancji linii w zespole wywolania.Wynalazek umozliwia zmniejszenie do minimum ech zwiazanych z hybrydami i niedopasowaniami 40 impedancji w centrali telefonicznej. Zapewniona jest automatyczna funkcja wyrównywania dla abonentów telefonicznych i krótki czas wyrówny¬ wania.Przedmiot wynalazku jest przedstawiony w 45 przykladach wykonania na rysunku, na którym fig. 1 przedstawia znany elektroniczny uklad hy¬ brydowy, fig. 2 — cyfrowy uklad linii wedlug wynalazku, fig. 3A — cyfrowe syntezowanie admi- tancji wyjsciowej, fig. 3B — uproszczony schemat 50 blokowy dopasowania impedancji w cyfrowym ukladzie hybrydowym, fig. 4 — wzmacniacz trans¬ konduktancji, fig. 5 — rekursywny, automatyczny uklad wyrównywania, fig. 6 — schemat blokowy uogólnionego filtru cyfrowego, fig. 7 — schemat 55 blokowy ukladu wyrównywania, fig. 8 — schemat blokowy uogólnionego, cyfrowego konwertera linii dwuprzewodowej na czteroprzewodowa, fig. 9 — schemat blokowy zalecanego wykonania ukladu wyrównywania wedlug wynalazku, fig. 10 — pierw- 60 sza czesc pamieci ukladu wyrównywania z fig. 9, fig. 11 — druga czesc pamieci ukladu wyrówny¬ wania z fig. 9, fig. 12 — schemat blokowy pro¬ ceduralny operacji wyrównywania, fig. 13 — multi¬ plekser/rozdzielacz wedlug wynalazku oraz fig. 14 65 — polaczenia interfejsu miedzy ukladem wyrów-136 262 5 6 nywania z fig. 9 a multiplekserem/rozdzielaczem wedlug wynalazku.Fig. 1 przedstawia ogólnie znany elektroniczny uklad hybrydowy 1;9, który spelnia funkcje: <1) dopasowania impedancji linii widzianej na jego zaciskach 12 i 14 i pokazanej na fig. 1 jako impedancja skupiona ZL16, (2) minimalizowanie niepozadanych sygnalów po¬ wrotnych z toru transmisji 1 przez dostarczenie sygnalu kasowania do toru transmisji 2 takiego, ze na wyjsciu wzmacniacza odbiorczego 18 prze¬ sylany sygnal jest zmniejszony lub zminimalizo¬ wany. Dzialanie ukladu hybrydowego 10 jest jak nastepuje: Impedancje ZB20, ZL16, Zt22 i Z424 tworza uklad mostka ze wzmacniaczem nadawczym 26 dziala¬ jacym jako zródlo zasilania i wzmacniaczem od¬ biorczym 18 dzialajacym jako wzmacniacz wyze¬ rowania. Jezeli mostek jest wlasciwie zrównowa¬ zony, wtedy sygnal wyjsciowy wzmacniacza od¬ biorczego 18 bedzie zerowy dla kazdego przesy¬ lanego sygnalu.Jednoczesnie kazdy sygnal pojawiajacy sie na liniach koncowej i obwodowej bedzie odbieranv na wyjsciu wzmacniacza 18. W zwiazku z tym nie¬ pozadane przesylane sygnaly powrotne sa elimi¬ nowane, skutkiem czego jest zapewniona funkcja konwersji linii dwuprzewodowej na czteroprzewo- dowa przez uklad hybrydowy. Impedancja widzia¬ na przez Zl16 jest równa impedancji Za20 pola¬ czonej równolegle z Zi28. Jezeli Zi jest nieznacz¬ nie wieksze niz Z8, wtedy linia przesylowa widzi Z§ jako impedancje koncowa linii.W praktyce Z% jest ustalone jako nastawiona wartosc, typowo 900 omów polaczonych szeregowo z 2,2 (*F oraz Z% i Z4 sa zmieniane lub dobierane dla dania wlasciwego zrównowazenia, skutkiem czego minimalizuje sie niepozadany sygnal po¬ wrotny. Wady tego ukladu sa jak nastepuje: (1) Poniewaz Z8 nie fjest równe ZL dla wszyst¬ kich linii przesylowych, straty powrotne ukladu 10 sa zdefiniowane przez: ZL-hZe straty powrotne = 20 logio ~— (1) Zl — Zb i nie sa równe nieskonczonosci, co jest optymalna wartoscia dla zminimalizowania odbic od sygna¬ lów przychodzacych z dalekiego konca. (2) Z| i Z4 musza byc wybrane na podstawie kompromisu w oparciu o to, ze ten sam uklad hybrydowy 10 moze byc przystosowany do róz¬ nych .linii albo Zs i Z4 musza byc wybrane recz¬ nie lub automatycznie przez wlasciwy zespól sy¬ gnalów sterujacych, które pobudzaja analogowa siec komutacyjna, która umieszcza wlasciwe war¬ tosci Z| i Za w obwodzie, zgodnie z pewnym pro¬ cesem starowania. (3) Wiekszosc impedancji pokazanych w ukla¬ dzie na fig. 1 sa impedancjami zespolonymi i stad wymagaja zastosowania zarówno elementów rezy- stancyjnych i pojemnosciowych. (4) Uklad z fig. 1 jest w zasadzie analogowy co do natury i nie nadaje sie do cyfrowych tech¬ nik LSI o niskim koszcie, niskim poborze mocy i duzej gestosci. (5) Uklad z fig. 1 wymaga stosowania kosztow¬ nych, stabilnych i precyzyjnych elementów w ce¬ lu zapewnienia wlasciwej pracy w czasie eksploa¬ tacji sprzetu, wraz z którym jest zastosowany. 5 (6) Wejscie/wyjscie ukladu z fig. 1 po stronie czteroprzewodowej sa wprowadzone z ukladów dekodera i kodera w bloku kodera-dekodera sto¬ sowanym w cyfrowym ukladzie przelaczajacym.W zwiazku z tym w celu wlasciwego dzialania, uklad linii dla cyfrowej centrali musi zawierac oddzielny blok kodera-dekodera i ukladu hybry¬ dowy, w uzupelnieniu do normalnych filtrów blo¬ ku kodera-dekodera.Fig. 2 przedstawia ogólnie schemat blokowy cy¬ frowego ukladu 100 linii wedlug wynalazku, w którym dzialanie ukladu hybrydowego konwersji linii dwuprzewodowej na czteiroprzewodowa jest wykonywane przez eliminacje wystepujacego po¬ przednio zestawu elementów analogowych. Uklad 100 zapewnia równiez automatyczna synteze cyfro¬ wa impedancji koncowej linii dla kazdej charak¬ terystyki transmisyjnej linii, eliminujac poprzed¬ nio stosowane elementy analogowe.Cechy te umozliwiaja wykonanie calkowitej hy¬ brydy elektronicznej w technice LSI i funkcji do¬ pasowywania impedancji jako czesci calej funkcji bloku kodera-dekodera, umozliwiajac realizacje tych funkcji na pojedynczej strukturze LSI bez rozleglego ukladu analogowego zewnetrznego rów¬ nowazenia lub regulacji. Powoduje to utworzenie ukladu linii telekomunikacyjnej o malym koszcie, malym poborze mocy, duzej gestosci i duzej nie¬ zawodnosci. Zostana teraz opisane techniki, na których oparty jest ten uklad.W odniesieniu do fig. 1, jezeli impedancja Z% moglaby byc dokladnie równa impedancji Zl w zakresie linii przesylowych, dla których ta impe¬ dancja jest przewidziana, wtedy impedancje Z% i Z4 moglyby byc jednakowymi elementami rezy- stancyjnymi, powodujacymi eliminacje sygnalów powrotnych i dajacymi dokladne dopasowanie impedancji w celu maksymalizowania strat po¬ wrotnych, jak opasano poprzednio.Uklad z fig. 2 osiaga te uzytkowe techniki fil¬ trowania cyfrowego i sprzezenia zwrotnego bez uzycia stosowanych dotad elementów analogo¬ wych. Odnosnie fig. 2, impedancja widziana w kierunku koncowych i obwodowych zacisków 102 i 104 jest przeznaczona do dopasowania impedan¬ cji linii.Impedancja koncowa Zb linii opisana odnosnie fig. 1 jest syntezowana cyfrowo przez petle cy¬ frowa ukladu 100 utworzona, gdy przelacznik 106 jest sterowany przez sprzezenie zwrotne z toru kodera 108 do toru 110 dekodera przez Mnie 112.Fig. 3B przedstawia uproszczony schemat blo¬ kowy takiej syntezy cyfrowej. Wzmacniacz 200 transkonduktancji lub g jest urzadzeniem, które przetwarza napiecie wejsciowe Vx na prad wyj¬ sciowy —gVx. Posiada on nieskonczona impedan¬ cje wyjsciowa czyli zerowa admiitancje wyjscio¬ wa. Ten typ ukladu jest dobrze znany ze stanu techniki. W jego najprostszej postaci moze on byc porównany do pentody prózniowej lub tran¬ zystora polowego, w którym prady anody lub 15 10 25 30 35 40 45 59 55 64136 262 7 drenu sa proporcjonalne odpowiednik) do napiec siatki lub bramka — dren.W tym wykonaniu uklad 300 pokazany na fig. 4 jest przykladem, w którym wzmacniacz operacyj¬ ny o otwartej petli i duzym wmocnieniu {wzmoc¬ nienie = 108) jest stosowany z rezystancja, której konduktancja jest g S.Wzmacniacz 200 w praktyce jest normalnym wzmacniaczem wyjscriowym dekoder 114 i nie po¬ siada zadnego dodatkowego elementu. Pokazany jest funkcjonalnie oddzielnie tylko w celu wy¬ jasnienia. Dekoder 114 jest urzadzeniem, które przetwarza sygnal cyfrowy na napiecie analogowe i ta funkcja moze byc realizowana przez dobrze znany ze stanu techniki przetwornik cyfrowo-ana- logowy. Filtr H jest filtrem cyfrowym z progra¬ mowanymi wspólczynnikami, który moze byc zrea¬ lizowany przy pomocy technik dobrze znanych ze stanu techniki filtrowania cyfrowego, jak bedzie wyjasnione dalej.Filtr H 116 jest poprzedzony przez cyfrowy we¬ zel sumujacy 118, jak pokazano na fig. 3B. Funk¬ cja filtru wstepnego 120 jest ograniczenie szero¬ kosci pasma sygnalu wejsciowego dekodera 114 do obszaru interesujacego, tj. ponizej czestotli¬ wosci próbkowania kodera 122 w celu zapobiega¬ nia nakladaniu sie widma i optymalizacji charak¬ terystyk sygnal/szum kodera 122. Filtr wstepny 120 moze zawierac prosty, dwubiegunowy, pasywny filtr dolnoprzepustowy, poniewaz jest on z natury analogowy.Koder 122 jest korzystnie typu sigma delta.Filtr koncowy 125 kodera spelnia funkcje ogra¬ niczania pasma, rozgeszczania i podaje dolnoprze- pustowa, plaska odpowiedz w polaczeniu z filtrem wstepnym 120 tak, ze calkowite wzmocnienie jest równe jednosci w interesujacym pasmie czesto¬ tliwosci i spada monotonicznie poza tym pasmem.W przypadku systemu zdefiniowanego niniejszym, mozna pokazac, ze odpowiedz i admitancja wyj¬ sciowa w punktach pokazanych na fig. 3B moga byc równe: Vo' -gH ^=YVPi5gdzieY'L = YL + YM+Yp' (2) a admitancja wyjsciowa, uwzgledniajac zasilanie bateryjne, filtr wstepny 120 i obciazenie linii, mo¬ ze byc przedstawiona jako: Y0ut = Y'L +gH <3) Na fig. 3A synteza cyfrowa admitancji wyjscio¬ wej jest pokazana za pomoca uproszczonego i uogólnionego obwodu, który moze byc wykorzy¬ stany dla licznych zastosowan, gdzie jest pozada¬ ne cyfrowe syntezowanie specyficznej admitancji wyjsciowej, gdzie konwertery A/C i C/A sa wy¬ korzystywane zamiast wyspecjalizowanych posta¬ ci telefonicznych konwerterów A/C i C/A i jako kodery-dekodery.Funkcja filtru wstepnego A/C 250 jest ograni¬ czenie szerokosci pasma sygnalu wejsciowego Vin na linii 252 w celu zapobiegania nakladaniu sie widm odpowiednio do niedostatecznego próbko¬ wania. Po konwersji analogowo-cyfrowej w kon¬ werterze A/C 252 filtr koncowy A/C 254 prze- 8 ksztalca sie w celu dania calkowicie dolnoprze- pustowej charakterystyki o jednostkowym wzmoc¬ nieniu dla toru A/C 256.Wzmacniacz 200 i filtr cyfrowy 116 sa opisane 5 dalej. Filtr wstepny C/A 258 przeksztalca sie w celu zapewnienia toru C/A 260 o wzmocnieniu równym gH. Filtr koncowy C/A 262 eliminuje lub minimalizuje skutek procesu kwantyzacji C/A, powstajace w konwerterze C/A. Skutki kwanty- 11 zacji sa okreslone jako szum odpowiednio do ble¬ du przemiany C/A w przyblizeniu ciaglego, ana¬ logowego sygnalu wyjsciowego.Dla przypadku, gdy impedancja (admitancja) filtru wstepnego i zasilania bateryjnego sa duze 15 (male) w porównaniu z impedancja (admitancja) linii, moga one byc wtedy zaniedbane.Normalnie impedancja zasilania bateryjnego jest zaprojektowana tak, ze ma te charakterystyke w celu zapobiegania stratom sygnalu i przechodze¬ nia niepozadanych sygnalów do bloku kodera-de- kodera. Filtr wstepny moze byc takze zaprojek¬ towany tak, ze ma te charakterystyke poprzez wykorzystanie duzej rezystancji szeregowej lub duzej impedancji wejsciowej na wejsciu bramki tranzystora polowego.W tych warunkach Y'L = YL i admitancja wyj¬ sciowa: Yout = YL +gH (4) 19 Jezeli gH jest wykonane jako równe YL, wtedy: Vo' 1 -^=-T <5) 35 i impedancja wyjsciowa obwodu dopasowuje im- pedancje linii.Odpowiednio do tego, opózniony, przesylany •ygnal Vin tlumiony o — 1/2 pojawi sie na wezle sumujacym 270 z fig. 3B. Jezeli filtr cyfrowy F 272 40 daje tlumienie 1/2 i bezwzgledne opóznienie od¬ powiadajace opóznieniu koniecKbwód z wejscia filtru H 116 do wyjscia filtru koncowego 125 ko¬ dera, wtedy filtr wyjsciowy 272 bedzie usuwal niepozadany, powrotny przesylany sygnal Viu na 45 wyjsciu wezla sumujacego 270, powodujac powsta¬ nie napiecia wyjsciowego V0, które nie zawiera zadnej czesci przesylanego sygnalu Vin.Realizacja filtru F 272 jest w tych warunkach uproszczona, poniewaz moze stanowic prosty ele- 50 ment opózniajacy typu rejestru przesuwajacego.Tlumienie o 1/2 jest realizowane przez przesunie¬ cie w prawo binarnej wartosci napiecia Vin o jed¬ na pozycje i zaokraglenie.W celu bardziej ogólnego zastosowania tej tech- 55 niki, gdzie immitancje typu filtru wstepnego i za¬ silania bateryjnego nie sa pomijane, ale znane, gH moze byc zmieniane w celu eliminowania skut¬ ków obciazenia immitancji na linii, tj. w gH«YL-Yx <«) gdzie Yx odpowiada ich polaczonej admitancji.W tych warunkach wzmocnienie obwodowe wy¬ zwalania (przez tory kodowania i dekodowania 65 108 i 110) zmienia sie na:136 26J V'0 Yx = - 1/2 + Vin 2YL (7) i wypadkowa admitancja widziana przez linie na koncówkach 102 i 103 pozostaje równa YL. Wplyw drugiego z prawej strony wyrazu w równaniu 7 reprezentuje skutek modyfikacji filtru H 116 w celu kompensacji Yx. Powoduje to taka modyfi¬ kacje filtru F 272, ze: F = +gH 2YL (8) w celu usuwania niepozadanego sygnalu przesy¬ lowego, powracajacego do wyjscia odbiorczego przez V0.W oznaczeniu przeksztalcenia Z próbkowanych danych filtr cyfrowy H posiada postac: H(Z) = Ko Ko Z* + KiZ + K2 Z + ZKt + K4 [1 + KiZ-i + KaZ-»] = Ko N{Z) = Ko D(Z-i) (9) [1 + K.Z"1 + K4Z-«] gdzie Z jest operatorem opóznienia, K sa progra¬ mowalnymi wspólczynnikami, a N i D reprezen¬ tuja wielomiany licznika i mianownika. Bieguny i zera filtru sa ograniczone do kola jednostkowego plaszczyzny Z.Odnoszac powyzsze do syntezowanego Yl, umo¬ zliwia to, ze Yl jest równowazne dowolnej kom¬ binacji rezystorów, kondensatorów i cewek induk¬ cyjnych, w których nie ma wiecej niz dwa ele¬ menty miereizystancyjne. Ograniczenie to nie jest nieodlaczna cecha omówionej techniki.Zostalo ono wybrane dla uproszczenia postaci filtru H 116 z punktu widzenia wykonania w tech¬ nice ukladów scalonych, w wielkiej integracji w celu uzyskania prostego, rekiursywnego filtru cy¬ frowego majacego 5 wspólczynników. W dodatku, ograniczenie liczby elementów tworzacych YL, jak opisano wyzej, przedstawia dobre praktyczne przy¬ blizenie funkcji. Dla zastosowan innych niz ukla¬ dy linii telefonicznych, definicja filtru H 116 mo¬ ze byc rozszerzona zgodnie ze zlozonoscia wcho¬ dzacych w sklad immitancji w oparciu o techniki opisane tutaj.Dla przykladu, w przypadku gdy Yx ma ele¬ ment nierezystancyjny gH, odpowiadajacy YL—Yx, moze byc zaprojektowana jako posiadajaca wielo¬ miany trzeciego stopnia w liczniku i mianowniku.Powinno to umozliwic zsyntetyzowanemu YL spel¬ nienie poprzednich ograniczen na nie wiecej niz dwa elementy rezystancyj Omawiajac teraz fig. 5, zostanie opisany rekur- sywny automatyczny uklad wyrównywania 130.Koniecznosc ustalenia wspólczynników filtru H 116 takich, ze gH wynosi YL (lub YL—Yx) jest spel¬ nione przez funkcje ukladu wyrównywania 130.Uklad wyrównywania 130 przy kontroli systemu utrzymywania programowo sprawdza, czy wspól¬ czynniki filtru cyfrowego sa prawidlowe oprócz ustalenia ich na poczatku.Uklad wyrównywania pracuje w sposób off-line (zaden uzytkownik nie wywoluje w postepie) i mo¬ ze byc podzielony w czasie przez N linii. Po usta¬ leniu wspólczynników filtru, wspólczynniki te 10 musza byc. jedynie sprawdzane okresowo przy kontroli systemu utrzymywania, poniewaz charak¬ terystyka danej linii telefonicznej nie zmienia sie normalnie z dnia na dzien. 5 Umozliwia to podzial w czasie ukladu wyrów¬ nywania pomiedzy kilka ukladów linii, przez co efektywnie amortyzuje sie jego koszt pomiedzy kilka linii. Fig. 5 przedstawia warunki, w których dziala rekuarsywny uklad wyrównywania wedlug 10 wynalazku. Przelaczniki 106 i 10? z fig. 2, gdy sa otwarte, odlaczaja filtr F 272 i sprzezenie zwrot¬ ne na linii 112 od toru 108 kodera. Filtr H 116 jest ustawiany na rodzaj pracy przepustowy (filtr H jest skutecznie zwarty pomiedzy koncówka 15 wejscia/wyjscia, tj. gH = 1). Fig. 2 moze byc opi¬ sana jak nastepuje: Tor 108 kodu zawiera filtr wstepny 133 kodera, koder 135 sigma-delta oraz rozgeszczajacy i dolno- pnzepustowy filtr 137. Sygnaly z wyjscia filtru 137 20 i filtru F 272 sa sumowane w wezle sumujacym 130 w celu wyprowadzenia posredniego wyjscia odbiorczego na linie 141, które jest filtrowane w odbiorczym filtrze akustycznym 143. Na wyjsciu filtru 143 jest czteroprzewodowy sygnal odbiorczy 25 jego ukladu linii na linii 145. Czteroprzewodowy sygnal przesylowy na linii 147 jest filtrowany przez przesylowy filtr akustyczny 149.Wyjscie filtru 149, wejscie posrednie przesylo¬ we jest dolaczone do filtru 116 przez wezel sumu- 30 jacy 151, ha którym posredni sygnal przesylowy jest sumowany z sygnalem sprzezenia zwrotnego na linii 112, podczas gdy przelacznik 106 jest za¬ mkniety, przy kontroli automatycznego ukladu wy¬ równywania 130. Przed dekodowaniem w dekode- 35 rze 114 filtrowany sygnal przejsciowy jest filtro¬ wany przez filtr interpolujacy 153. Uklad progra¬ mowanego generatora sygnalowego 155 jest znany..Automatyczny uklad wyrównywania 130 zawie¬ ra elementy sluzace do rozdzialu wspólczynników 40 sterowania na 1...N obwodów linii, przez multi¬ plekser/rozdzielacz 157, który jest dolaczony do akustycznego ukladu wyrównywania 159 i cyfro¬ wego generatora odniesienia 161.Podzespól telefoniczny po stronie abonenta jest 45 przeprowadzony w stan odpowiadajacy zdjeciu sluchawki z widelek przez dzialanie utrzymywa¬ nia. W posrednim punkcie wejscia przesylowego generator odniesienia 161 podaje sygnal odniesie¬ nia o jednorodnych (równych) skladowych energii so w pasmie czestotliwosci normalnej pracy i zero¬ wej energii na zewnatrz pasma. Sygnal wyjscio¬ wy O(Z) bedzie prawidlowy wtedy, gdy w odnie¬ sieniu do fig. 5: 55 60 B(Z) = o gdzie Z = operatora opóznienia, i (10) E Czlon Z_L kompensuje znane, (bezwzgledne opóz¬ nienie próbkowania przez petle. W tych warun¬ kach: N(Z-i) Ko = YL(Z) (12) D(Z-i) co jest wymaganym rezultatem i powstale wspól 68 czynniki Ko, Ki, K8, K* rekursywnego filtru zo136 262 li staly utworzone prawidlowo i moga byc wprowa¬ dzone do filtru H 116 dla normalnej pracy. Gdy uklad wyrównywania 130 zaczyna prace, filtr H 116 jest zaopatrywany wspólczynnikami próbnymi lub ostatnimi poprzednimi wartosciami wspólczynni¬ ków, które umozliwiaja szybka zbieznosc ukladu wyrównywania.Uklad wyrównywania skutecznie rozwiazuje ze¬ spól równoczesnych czastkowych równan róznicz¬ kowych, które zmniejszaja do minimum sredni kwadrat G róznicy R(nT-LT) i O(nT) jako funk¬ cje wspólczynnika Kk. Jest to przedstawione jako: wyraz bledu czastkowa pochodna 8G filEk" = 2 [O(nT) — R(nT — LT)] ÓO(nT) 8Kk (13) zgodnie z ustalona teoria.Wyjscia P0 chodne czastkowe 0(nT) wzgledem wspólczynni¬ ków filtru. Wyjscia te sa krzyzowo mnozone przez E(nT), sumowane i periodycznie obcinane przez ofocinacz, co zaokragla do wyrazu sumacyinego oraz podaje wyjscia Ck i umozliwia aktualizacje wielo¬ mianów N(Z_1) i D wedlug równania: Kk nowe = Kk stare — CkA (14) gdzie A jest waritoscia przyrostowa czyli czynni¬ kiem regulacji stopniowej. Ta technika obcinania i elementy do realizacji rozwiazania równania (14) sa znane w dziedzinie automatycznych ukladów wyrównywania dla struktur nierekursywnych.Jednakze uklad z fig. 5 w sposób unikalny reali¬ zuje funkcje automatycznego ukladu wyrówny¬ wania dla rekursywnej struktury ukladu wyrów¬ nywania. Uklad z fig. 5 zapewnia czlony Pk, które biora pod uwage oddzialywanie wspólczynników Kk, które dotad byly uwazane za jeden z czynni¬ ków ograniczajacych w rekursywnych strukturach ukladu wyrównywania. Moze to byc jednym z po¬ wodów, dla których struktury nierekursywnych ukladów wyrównywania przewazaly w stanie tech¬ niki, mianowicie ze wzgledu na prostote uzyski¬ wania czastkowych funkcji dla automatycznego ukladu wyrównywania dzialajacych na kryteria bledu sredniego kwadratu. Taka nierekursywna struktura ze stanu techniki wymaga 30—60 zlozo¬ nych wspólczynników, podczas gdy rekursywna struktura wedlug wynalazku wymaga jedynie 5 wspólczynników i w konsekwencji zmniejszenia stopnia zlozonosci ukladu i towarzyszacego temu zmniejszenia ilosci sprzetu.Ze schematu blokowego z fig. 5 pokazujacego dzialanie refcursywnego ukladu wyrównywania, okreslono, ze równania sa: F0(Z) = A(Z) 1 N{Z-i) EKZ-i) KoZ-i Pi(Z) = A(Z) D(Z-i) P|(Z) = Z-iPi(Z) (15) (16) (17) 10 15 20 25 30 35 40 45 50 55 12 Pf(Z) = -KoZ-i D(Z-i) P4(Z) = Z-ips(Z) O(Z) = KoPo(Z) E(Z) = O(Z) - R(Z) Po(Z) N Ck nowe = obciecie 2 Pk(nT)«E(nT) i Kk nowe = Kk stare — Ck nowe A (18) (19) (20) (21) (22) (23) Stosujac powyzsze równania w iteracyjny spo¬ sób aktualizuje sie ciagle wspólczynniki filtru H 116, w którym Ck sa pomijalne w porównaniu z pewnymi wartosciami Sk: Ck ^ 6k (24) Wartosc 8k jest zalezna od szumu i innych czyn¬ ników i jest okreslana empirycznie. Gdy spelnione jest kryterium na równanie 24 oznacza to, ze uklad wyrównywania spelnil swoje zadania i mo¬ ze byc przyporzadkowany innej linii.Wartosci uzyskane dla Kk sa wprowadzane do filtru H. Dla przykladu, gdy Yx = 0, charaktery¬ styka przenoszenia filtru F jest po prostu równa 1/2 i bezwzgledne opóznienie odpowiadajace opóz¬ nieniom próbkowania obwodowego przez filtry cy¬ frowe jest równe Z_L w notacji próbkowania da¬ nych.Dla przykladu, gdy Yx = 0, proces wyrównywa¬ nia bedzie dawac: N(Z-i) Ko = YL(Z) + YX(Z) (25) D(Z-i) W celu otrzymania wymaganej wartosci na gH musi byc odjeta znana, wartosc Yx mnozona przez 2: (26) gH(Z) = N(Z-i) D(Z-i) Ko- 2YX(Z) = YL(Z) - YX(Z) W tym przypadku liczba funkcji czastkowych Pk musi byc zwiejkszona dla przystosowania wielo¬ mianów trzeciego stopnia na N(Z_1) i D(Z_1) w ce¬ lu przystosowania admitancji typu wielomianu pierwszego stopnia na YX(Z). Filtr F 272 w tych warunkach staje sie: F = gH YL - Yx 2YL 2YL (27) 65 Ta wartosc dla filtru cyfrowego F 272 moze byc wyliczona w systemie utrzymywania z wy¬ ników wyrównywania uzyskanych z okreslenia gH i znanej wartosci Yx. Odmiennie uklad wyrówny¬ wania moze byc uzyty do okreslania bezposrednio wartosci F. Operacja ta jest wykonywana jak na¬ stepuje: Wprowadzane sa wspólczynniki filtru H 116, przelacznik 106 w torze sprzezenia zwrotnego 112 na fig. 2 jest zamkniety przez syginal sterowania przelacznikiem z ukladu 157, przelacznika 102 toru filtru F 272 jest otwarty a uklad wyrównywania 130 jest w trakcie dzialania. Taka sekwencja ope¬ racji bedzie dawac:196 262 13 N{Z-i) 2YL Ko = D(Z-i) i stad: Y,-Yx F = D{Z-i) 1 (28) (29) N(Z-i) Ko Powyzsze zapewnia wspólczynniki dla filtru re- kursywnego tego samego typu, co filtr H 116, po¬ siadajacego wielomiany trzeciego stopnia dla N(Z-1) i D(Z-1), dla Yx typu wielomianu pierwszego stop¬ nia. Rzeczywista realizacja ukladu filtrów H i F moze byc dokonana iprzy uzyciu 'znanych technik.Fig. 6 pokazuje uogólnione filtry H i F 116 i 272 do przetwarzania wielomianów (N(Z_1) i D(Z_1) rzedu k/2 wedlug równania 30.Y(Z) _ K0 [1 + KtZ-i + KaZ-«... Kk/1Z-*/t] X(Z) [l+Kk/1+iZ-i...KkZ-k/t] (30) Wspólczynniki i dane sa pamietane w pamieci pólprzewodnikowej z dostepem swobodnym, zor¬ ganizowanej w pamieciach kolumnowych 300 i 302 i recyrkuilujacych pamieciach kolumnowych 304 i 306 w celu umozliwienia wprowadzenia i zapa¬ mietania informacji. W kazdym czasie próbkowa¬ nia T wyjscia danych pamieci kolumnowych 300 i 306 sa podawane do ukladu mnozenia/sumowa¬ nia 308, który oblicza wymagane wyjscie Yn na linii 310 przez kolejne mnozenie i akumulowanie wyników wedlug równania 31. (31) Yn = K0 [Xn + KiXn—i + KiXn_2... Kk/2Xn—k/i] — — [Kk/2+1 Yn-i + Kk/2+i Yn_f...KkYn-k/a] Pierwszym obliczonym wyrazem jest KoXn z przelacznikami Si 312 i S2 314 w polozeniu 1. Si jest nastepnie ustawiony w polozeniu 3 i wyliczo¬ ne zostaja wyrazy x. Po tej operacji przelaczniki Si i S8 zostaja ustawione w polozeniu 2 i wyli¬ czone zostaja wyrazy Y. W zwiazku z tym wcho¬ dzi w gre k + 1 operacji mnozenia/dodawania. Mo¬ ze to byc latwo uzyskane w okresie próbkowania, przy zachowaniu tej samej pamieci i ukladu mno¬ zacego 308 oraz akumulatora 316 dla obu filtrów H i F.Stad dla filtrów H i F posiadajacych K = 6 (6 wspólczynników) wchodzi w gre 14 operacji mnozenia/dodawania^ dajac w przyblizeniu 1 ^sek dla kazdej takiej operacji i okres próbkowania T = 14 jAsek moze byc do tego przystosowany.Wielomiany wyzszego rzedu moga byc przystoso¬ wane przez równoleglosc sumowania w operacjach arytmetycznych i pamieciowych. Mozliwe sa inne postaci filtrów rekursywnych i struktura filtru z fig. 6 jest tylko przykladowa.Wedlug wynalazku mozna realizowac rózne wy¬ konania struktury ukladu wyrównywania. Zalecane wykonanie wykorzystuje pamieci pólprzewodniko¬ we z dostepem swobodnym, jednostke arytmetycz¬ na i uklad logiczny sterowania do wytwarzania cyfrowej struktury przetwarzania sygnalu w celu realizacji zasad przedstawionych w ujawnionych równaniach.Ponadto, chociaz algorytm bledu sredniego kwa- 14 dratu zostal zilustrowany tutaj jako podstawa operacji ukladu wyrównywania, mozna stosowac inne algorytmy w celu okreslenia wspólczynnika filtrów H i F. Dla przykladu, opisany algorytm 5 jest oparty na okresleniu wartosci Ck w okresie kilku próbek, równym NT. Za kazdym razem, gdy obliczane sa Ck, wspólczynniki Kk sa aktualizo¬ wane co kazde N próbek, stad 10 mNT Pk(nT) E(nT) Ck(mNT) = obciecie 2 (32) n = (m-l)NT+l i nowe wartosci wspólczynników sa obliczane na podstawie skladowych wektora gradientu Ck rów- 15 nania 33: Kk(m) = Kk(m-l)- CK(m) (33) 20 Przez uproszczenie obliczenia Ck dzieki przybli¬ zeniu: Ck(nT) = sign Pk(nT) s sign-E(nT) (34) wsp6lczynniki Kk moga byc aktualizowane w kaz¬ dym czasie próbkowania T, umozliwiajac szybsza zbieznosc do wartosci koncowych i zmniejszenie 25 ilosci wymaganego sprzetu. Ten algorytm jest uproszczeniem, które przybliza osiagniecie mini¬ mum Medu sredniego kwadratu w filtrze rekur- sywnym i jest korzystne szczególnie, gdy kladzie sie nacisk na szybsza zbieznosc i zmniejszona 30 ilosc sprzetu.Filtry cyfrowe uzywane do uzyskania czastko¬ wych wyjsc Pk moga byc wykonywane w podob¬ ny sposób, jak filtry F i H.Na fig. 9 jest przedstawiony schemat blokowy 35 szczeg61nego wykonania ukladu wyrównywania 159. Jednostka arytmetyczno^logiczna 500 pracu¬ jaca z podzialem czasu wykonuje kolejne ope¬ racje arytmetyczne i logiczne na informacji za¬ rejestrowanej w pamieci ukladu wyrównywania 40 502 przy kontroli sygnalów logicznych sterowa¬ nia ukladu logicznego sterowania 504 i które to logiczne sygnaly sterujace sa zsynchronizowane z logicznym ukladem zegarowym 506.Czestotliwosc ukladu zegarowego 506 sterowania 45 jest z kolei synchronizowana sygnalem zegarowym próbkowania danych i jest jego wielokrotnoscia.Pierwsza i druga pamiec 508 i 510 z dostepem swobodnym, które razem stanowia pamiec ukladu wyrównywania 502, sa sterowane przez ciag sl6w 50 sterujacych, kazde slowo sterujace steruje tez dzialaniem jednostki arytmetyczno-logicznej 500.Zewnetrzne slowa sterujace na linii 512 sa prze¬ suniete przez rejestr przesuwajacy 514 w celu ste¬ rowania elementów logicznych 514 dla zapewnie- 55 nia slów sterujacych na linii 516 przy kontroli sterujacego ukladu logicznego 504. Stale moga byc wprowadzone do pamieci 50£ przy kontroli ze¬ wnetrznej, zawartosci pamieci moga byc badane na zewnatrz i proces wyrównywania moze byc 60 zapoczatkowany zewnetrznie. Wyjscie sygnalu lo* gicznego EC jest zapewnione po zakonczeniu ope¬ racji wyrównywania.Fig. 10 przedstawia organizacje pierwszej pamie¬ ci 508, która zawiera cztery pamieci kolumnowe 65 520, 522, 524 i 526, z których pokazano szczególy136 862 15 funkcjonalne pamieci kolumnowej 520. Pamieci kodumnowe 522, 524 i 526 dzialaja w podobny spo¬ sób, jak pamiec kolumnowa 5)20. Kazda pamiec kolumnowa 520—526 dziala tak, ze kazde slowo wejsciowe na szynie 528 i linii 530 zastepuje ostat- 5 nie, poprzednie slowo w pamieci kolumnowej i ostatnie slowo w pamieci kolumnowej jest wy¬ prowadzane za pamieci kolumnowej. Jest to pierw¬ sza operacja wprowadzania — ostatnia wyprowa¬ dzania. io Kazde umieszczenie danych w kazdej pamieci kolumnowej moze byc z dostepem swobodnym lub odczytem. Pamiec kolumnowa 520 rejestru reje¬ struje slowa A(n), A(n—1)... pamiec kolumnowa 5£2 rejestruje Po wa 524 rejestruje Pl(n), Pl(n—1)..., pamiec kolum¬ nowa 526 rejestruje P3(n), P3(n—1).... Dekoder 532 dekoduje slowa sterujace na linii 516, z któ¬ rej ida indywidualne sygnaly sterujace do kazdej pamieci kolumnowej. Wyjscie kazdej operacji od- 20 czytu jest pamietane w rejestrze pamieciowym 534 i jego wyjscie jest wejsciem do jednostki arytme- tyozno^logicznej 500.Fig. 11 przedstawia organizacje drugiej pamieci 510, która zawiera sekcje pamieciowe 540, 542, 544 25 i 546. Sekcja pamieciowa 540 rejestruje stale Kk, obejmuje K0 do K*. Sekcja pamieciowa 542 reje¬ struje slowa danych SK, obejmujac S0 do S4.Sekcja pamieciowa 544 rejestruje slowa danych R(n) z generatora odniesienia 161, które sa prze- 30 suniete do rejestru przesuwajacego 548. Sekcja pamieciowa 546 rejestruje E(n).Wszystkie wejscia do wszystkich sekcji pamieci moga ibyc rozdzielone na pamiec i odczyt przez odpowiednie slowa sterujace, które sa dekodowa- 35 ne przez dekoder 550. Kazde adresowane slowa danych w kazdej z sekcji pamieci 540—546 powo¬ duja doprowadzenie adresowanego slowa rejestru pamieciowego 552 przez sterujacy uklad logiczny 554. Sekcja pamieciowa 544 jest zorganizowana 40 jako pamiec kolumnowa, w której kazde zapamie¬ tane slowo danych R(n), R(n—1)... R(n—1) moza byc adresowane bezposrednio.Jednostka arytmetyczno-logiczna 500 posiada na swych wejsciach wyjscia rejestrów 534 i 552 od- 45 powiednio z pamieci 508 i 510. Jednostka arytme¬ tyczno-logiczna wykonuje przetwarzanie arytme¬ tyczne na tych wejsciach, po przetwarzaniu wy¬ niki sa umieszczone w akumulatorze 556. Wyniki te sa nastepnie odprowadzane w celu rejestracji w w pamieci przez sterujacy uklad logiczny 504.Zostana teraz podsumowane aktualne operacje, arytmetyczne i logiczne wykonywane przez jed¬ nostke arytmetyczno-logiczna 500. 55 Funkcja Pomnóz Pomnóz/Dodaj Odejmij/Dodaj Zwieksz o przyrost Zmniejsz o przyrost Dopelnij ACC, jesli ujemne Wyzeruj ACC Zapoczatkuj Operacja C C(Rl)'C(R2) + G(ACC)-*ACC C(Rl) — C(R2) + C(ACC)-ACC C(M2) + (LSB^M2 C(M2) — (LSB-*M2 Jesli znak ACC jest — 2N — C Wartosc „0"-*ACC Nastawienie w celu zacze¬ cia procesu wyrównywania 16 W celu realizacji funkcji mnozenia, zawartosci rejestrów pamieci 534 i 552 sa mnozone i zapa¬ mietywane w akumulatorze 556.W celu realizacji funkcji mnozenia/dodawania zawartosci rejestrów pamieci 534 i 552 sa mno¬ zone i wynik jest dodawany do zawartosci aku¬ mulatora 556.W celu realizacji funkcji dodawania/odejmowa¬ nia zawartosci kazdego z dwu rejestrów 534 i 552 sa dodawane do zawartosci akumulatorów 556 z odpowiednimi zmianami znaku przy sterowaniu kodu pola.W celu realizacji operacji zwiekszenia o przy¬ rost luib operacji zmniejszenia o przyrost, zawar¬ tosc poszczególnego miejsca pamieci jest zwieksza¬ na o przyrost lub zmniejszana o przyrost, jezeli znak akumulatora 560 jest odpowiednio ujemny lub dodatni równiez zgodnie z kodem pola.W celu realizacji funkcji dopelnienia akumula¬ tora jesli jest ujemny, znak zawartosci akumula¬ tora jest zmieniony na dodatni, jesli jest ujemny.W celu realizacji funkcji akumulacji zera, zero wartosci numerycznej jest magazynowane w aku¬ mulatorze.W celu realizacji funkcji zapoczatkowania, któ¬ ra umozliwia zewnetrzne wprowadzenie zawarto¬ sci, jezeli wystepuje zewnetrzny sygnal sterowa¬ nia zapisem, akumulator jest zerowany i znaczni¬ ki stanu akumulatora w 562 sa zerowane.Struktura slowa sterujacego ze sterujacego ukla¬ du logicznego 504, które jest wprowadzone przez linie 514 do pamieci 534 i 552, zawiera, np. 6-bi- towe pole pamieciowe Ml, 7-bitowe pole pamie¬ ciowe M2 i 5-bitowe pole jednostki arytmetyczno- -logicznej 500. Kazde slowo sterujace sklada sie wiec z 18 bitów. Powyzsze jest pokazane ponizej: Pole Ml Przesuniecie Adres Wybói Suma czastkowa pamieci Ml(1) 2 12 6 bitów Pole M2 Odczyt/zapis Adres Wybói Suma czastkowa pamieci M2(2) i 3 2 7 bitów Pole jednostki arytmetyczno- Operacja suma czastkowa -logicznej500 5 5 bitów Slowo Pole instrukcji Pole instr. Pole instrukcji Suma sterujace pamieci Ml pamieci M2 jednostki arytmetyczno- -logicznej 6 7 5 18 bitów Omawiajac teraz fig. 12, przedstawiono schemat blokowy proceduralny ukladu wyrównywania. Sek¬ wencja jest nastepujaca: Etap 1. Zapoczatkowanie. Z zewnetrznego sygna¬ lu .poczatkowego na linii 570 sygnal wykonywania wyrównywania (znacznik EC) na linii 572 jest ze¬ rowany i komórki pamieci, akumulator 556 i zwia¬ zane z nimi rejestry sa zerowane. Jezeli na linii 574 jest obecny sygnal zewnetrznego zapisu, ste¬ rujacy uklad logiczny 504 umozliwia wprowadze¬ nie poczatkowych Kk i Sk zewnetrznie przez re¬ jestr przesuwajacy 576. Gdy nie wystepuje sygnal zapisu zewnetrznego, wewnetrznie zapamietane wartosci Kk i Sk sa dostarczane przez sterujacy uklad logiczny 504.Etap 2. Obliczenie P uzyskiwane na zewnatrz w czasie próbkowania nT.R(n) i A{n) sa przeniesione do ich poszczególnych pamieci 510 i 548, A(b—2) i K2 sa podawane od-ISO 262 17 18 powiednio do rejestru 534 pamieci 1 i rejestru 552 pamieci 2. Ich iloczyn jest obliczany przez jed¬ nostke artymetyczno-logiczna 500 i zatrzymywany w akumulatorze 556. Podobnie A(n—l)*Ki jest na¬ stepnie obliczane i dodawane do zawartosci aku¬ mulatora 556. Podobnie A(n) jest nastepnie do¬ dawane do zawartosci akumulatora. Wyrazy ilo¬ czynu zwiazane z wyrazami Po sprzezenia zwrot¬ nego sa odejmowane od akumulatora z równaniem: nowe Po(n) = A(n) + KiA(n—1) + K2A(n—2) - - K|Po(n)- K4Po(n—1) (35) Operacja ta odpowiada funkcji N(Z-*) pokazanej D(2-i) na fig. 5.Wyniki Po(n) jest przesuwany do pamieci Po 522.Etap 3. Obliczenie P»(n). Wyraz Pg(.n) odpowia¬ dajacy wyjsciu z filtru —Ko Z-1 przedstawionego DCZ-1) na fig. 5 jest obliczony w podobny sposób zgod¬ nie z: Nowe Pifa) = — KoPo(n—1)— Pt(n)K» — Pf(n—1) K4 (36) wynik jest przesuniety do kolumny pamiecio¬ wej P| 526.Etap 4. Obliczenie Pi(n). Podobnie, Pi(n) jest obliczane i przenoszone do kolumny pamieciowej Pi wedlug: Nowe Pi(n) - KoA(n—1) - Pi(n) Kt- Pt(n—1) K4 (37) co odpowiada funkcji filtru K0Z-1 ' przedstawionej Ck(n)=Pk(n)E(n) D(Z~i) na fig. 5.Etap 5. Obliczenie E(n). Wyraz bledu jest obli¬ czany wedlug: E(n = Po(n)Ko + R(n—1) (38) E(n) jest zachowywane tzn. jest zapamietywane w zadanej komórce. Ta operacja odpowiada funk¬ cji wezla sumowania, przedstawionego na fig. 5.Etapy 6 i 7. Obliczenie Ck i aktualizacja K*.Ck sa wyliczane w oparciu o uproszczone podejscie opisane poprzednio. Operacja wykorzystuje zwiek¬ szenie lub zmniejszenie przyrostowo K& oparte na znaku wyrazu Ck wektora gradientu, tj.: zwiekszenie przyrostowe Kk, jesli znak ujemny (39) zmniejszenie przyrostowe Kk, jesli znak dodatni Etapy 8, 9 i 10. Sprawdzanie wykonania wy¬ równania. Bezwzgledna wartosc Ck jest obliczona przez zmiane znaku Ck, jesli jest on ujemny. Od¬ powiadajaca wartosc 8k jest odejmowana od bez¬ wzglednej wartosci Ck. Jezeli wynik w akumula¬ torze jest dodatni, znacznik testu jest nastawiony na lv Jezeli jest on ujemny, przerrutnik znacznika testu pozostaje niezmieniony tj. ™ + nastaw znacznik testu k k = — nie ma zmiany znacznika testu (ZT) Ten etap jest wykonywany dla kazdego wyrazu Ck wektora gradientu, tj. CQ do C4. Na koncu tej procedury badany jest znacznik testu. Jezeli znacz¬ nik testu = 0, wskazujac, ze zaden wyraz Ck nie przekroczyl odpowiedniej wartosci 8k wtedy wy¬ równywanie jest calkowite.Jezeli jednak znacznik testu =1, wskazujac, ze jedna lub wiecej wartosci (Ck) przekroczyla od¬ powiednia wartosc 5k, wtedy wyrównywanie nie jest kompletne i cykle nalezy powtórzyc. Steru- 5 jacy uklad logiczny 504 powróci do etapu 2, aby oczekiwac na nastepny sygnal próbkujacy w prze¬ dziale jednostek T. Kiedy znacznik testu = 0, sy¬ gnal zakonczenia wyrównywania jest na wyjsciu dla rozpoznania zewnetrznego i procedura konczy 10 sie, umozliwiajac odczyt z pamieci wartosci Ko do K4 z pamieci przez system zewnetrzny. Uklad wyrównywania moze byc tez przeniesiony w tym momencie do pewnej innej linii.Z punktu widzenia czasów wykonania,, uklad 15 wyrównywania musi zakonczyc etap 2 do etapu 9 w czasie krótszym lub równym czasowi próbko¬ wania T. Dla czasu próbkowania T odpowiadaja¬ cego obecnemu stanowa techniki w zakresie próbko¬ wania akustycznych sygnalów telefonicznych, wlas- » ciwy jest czas 125 n,sek, odpowiadajacy czestotli¬ wosci próbkowania 4 kHz.W oparciu o wykonanie maksimum 50 slów ste¬ rowania, odpowiadajacych etapom 2 ck) 9, kazde slowo sterujace musi byc wykonywane w czasie 25 okolo 2 (jtsek. W' zwiazku z tym w najgorszym przypadku slowa sterujacego, skladajacego sie z odczytu dwóch slów z pamieci 508 i pamieci 51*, mnozy sie je przez siebie i dodaje do ACC, a wy¬ magania na wykonanie moga byc okreslone na- 30 stepujaco: Dostep do pamieci 0,5 ^sek Mnozenie 1,0 |isek Dodawanie 0,5 (isek Suma 2,0 |isek 35 Znaczenie tych wymagan to równolegle przenie¬ sienie miedzyrejestrowe i operacja arytmetyczna.Dla arytmetyki 13-bitowej, która spelnia wyma¬ gania telefonii, to wymagania co do wykonania sa mozliwe do spelnienia w dzisiejszej techno- 40 logii LSI, przy wykorzystaniu opisanej tutaj struk¬ tury ukladu wyrównywania.Obecne, znane ze stanu techniki mikrokompu¬ tery ogólnego zastosowania 8—lO^bitowe nie by¬ lyby w stanie spefewac powyzszych wymagan po- 45 boczych przy uzychi standardowych technik pro*- gramowania. Nowa cecha opisana tutaj jest ujaw¬ nienie struktury ukladu wyrównywania, umozli¬ wiajacej spelnienie tych wymagan.Krótkie wymienienie nowych cech wymienione^ w go ukladu wyrównywania zawiera, miedzy innymi: (1) Wielokrotne pamieci, które moga byió adre¬ sowane równoczesnie, (2) specjalna organizacje pa¬ mieci, ulatwiajaca zadane operacje (przeniesienie pamieci kolumnowych, które sa adresowane bez- w posrednio), (3) mozliwosc arytmetycznego, równo* leglego mnozenia, dodawania, (4) mikrokodowaae slowa sterujace, które równoczesnie steruja pa¬ mieciami i jednostka arytmetyczno-logiczna, (5) slo¬ wa sterujace zwiazane bezposrednio ze specyficz- »¦ na, wymagana operacja np. mnozenie/dodawanie, dopelnienie ACC, jezeli jest ujemne, przyrost do¬ datni, przyrost ujemny.Adternatywne wykonanie ukladu wyrównywania opisanego powyzej mozna zrealizowac przy zasto- M sowaniu procesora sygnalu ogólnego zastosowania,186 262 19 majacego specjalne mozliwosci przetwarzania aryt¬ metycznego i pamieciowego. Uproszczony schemat blokowy takiego procesora ogólnego zastosowania przedstawiono na fig. 7.Wszystkie opisane uklady mozna wykonac w cy- 5 frowej technice LSI. Przez dodanie petli sprzeze¬ nia zwrotnego i sprzezenia w przód oraz filtrów F i H i przez zastapienie standardowego wzmac¬ niacza wyjsciowego dekodera przez wzmacniacz transkonduktancji, mozliwe jest wykonanie ukladu 10 linii na pojedynczej plytce LSI. Filtry F i H sa prostymi filtrami rekursywnymi, które umozliwia¬ ja ich umieszczenie na plytce kodera-dekodera i/lub na plytce kodera-dekodera i filtru.Stad wynalazek eliminuje znane ze stanu tech- 15 niki analogowe uklady hybrydowe konwersji linii, dwuprzewodowej na czteroprzewOdowa, zakonczo¬ ne elementem dyskretnym oraz równowazace sie, zastepujac je programowanymi, cyfrowymi ukla¬ dami LSI. Powoduje to obnizenie kosztów produk- 20 eji, instalacji i utrzymania, w uzupelnieniu do po¬ lepszonej skutecznosci.Chociaz filtry nierekursywne moga byc wyko¬ rzystane dla filtrów H i F, ich koszty przekra¬ czalyby koszty opisanych filtrów rekursywnych. 23 Podobnie nierekursywny uklad wyrównywania, oparty na znanym stanie techniki, móglby byc wykorzystany do filtrów F i H rekursywnych badz nierekursywnych, ale bylby gorszy niz opi¬ sany powyzej. Konwersja struktur filtru nierekur- 30 sywnego zapewniona przez uklad wyrównywania nierekuirsywny moglaby byc wykorzystana do prze¬ miany struktury rekursywnej opisanego typu, wy¬ korzystujac algorytm Fletchera-Powella. Z drugiej strony, takie techniki wymagaja znacznie wiekszej 35 ilosci sprzetu niz Wszystkie calkowicie rekursyw- ne struktury wedlug wynalazku.Pamiec 330 z fig. 7 zawiera fragmenty 336 do zapamietania wspólczynników Ck, fragmenty 338 do zapamietania wspólczynników Kk, fragmenty 40 340 do zapamietania sum korelacyjnych, fragmen¬ ty 342 do zapamietania wartosci Dk i 5k» frag¬ menty 344 do zapamietania posrednich wyników A mietania programu sterowania dla dostepu do da- 45 nych zapamietanych zgodnie z adresami zapew¬ nionymi przez sterujacy uklad logiczny 332. Obli¬ czanie jest wykonywane przez jednostke arytme¬ tyczna 334.Fig. 8 przedstawia uogólniony, cyfrowy konwer- 50 ter linii dwuprzewodowej na czteroprzewodowa dla sygnalów transmisji dwukierunkowej na linii 400. Koder posiada wzmocnienie jednostkowe i za¬ wiera analogowo cyfrowy filtr wstepny 402, kon¬ werter analogowo-cyfrowy 403 i analogowo-cyfro- 5B wy filtr koncowy 404. W czasie pracy uklad fig. 8 dziala w sposób podobny do sposobu dzialania ukladu z fig. 3B i polega na tym, ze nastepuje podobnie dopasowanie impedancji linii. Petla de¬ kodera, zawierajaca konwerter cyfrowo-analogowy w 406 i wspólpracujacy z nim filtr wstepny 408 i filtr koncowy 410 przetwarza sygnaly cyfrowe przesy¬ lane linia 412 na sygnaly analogowe na linii 400.Wzmacniacz 414 transkonduktancji daje nieskon¬ czona admitancje wyjsciowa. ** 20 Automatyczny system ukladu wyrównywania 130 zapewnia aktualizowane wspólczynniki filtru i ste¬ rowania dla filtru H 416 i filtru F 418, przy czym powrót niepozadanego sygnalu w odbieranym sy¬ gnale jest wyeliminowany w wezle sumujacym 420.Sprzezenie zwrotne kodera i sygnal nadawczy (wyjscia) sa laczone *w wezle Sumujacym 421. Za¬ równo sprzezenie zwrotne kodera jak i wprowa¬ dzenie filtru F 418 do ukladu sa okreslone odpo¬ wiednio przez przelaczniki 422 i 424 przy kon¬ troli ukladu wyrównywania 130.Multiplekser/rozdzielacz 157 opisany ogólnie w odniesieniu do fig. 2 jest przedstawiony bardziej szczególowo na fig. 13. Multiplekser/rozdzielacz 157 umozliwia podzial ukladu wyrównywania na ze¬ spól linii 1 — N. W istocie multiplekser/rozdzie¬ lacz 157 okresla, która linie nalezy polaczyc z ukla¬ dem wyrównywania. Multiplekser/rozdzielacz 157 multiipleksuje sygnaly A(n) z wielu ukladów linii i rozdziela wspólczynniki filtru, sygnaly sterowa¬ nia przelacznika i rodzaju filtru i wyjscie gene¬ ratora odniesienia 161 do ukladu linii wybranego przy kontroli systemu utrzymywania.Sygnaly z cyfrowego generatora odniesienia 161 R(n) sa podane na linie 1 do N przez element logiczny sterowania 600, który mnozy logicznie R(n) przez ADD1... ADD N z systemu utrzymania w ukladzie logicznym 602. Wlasciwy adres jest prze¬ suniety przez rejestr przesuwajacy 604, dekodo¬ wany przez dekoder 606 i podawany do elementu logicznego 600, jak pokazano.Sygnaly zegarowe i sterujace przelacznikiem/ro¬ dzajem przelacznika z systemu utrzymywania sa podawane do linii 1 do N przez element logicz¬ ny 608. Sygnaly te sa doprowadzane do przerzut- ników 610 i 612, których wyjscia sa mnozone lo¬ gicznie przez wlasciwy sygnal ADD 1 do ADD N z dekodera 606.Slowa A(n) z linii 1 do N sa wybierane w ele¬ mencie logicznym 614 i podawane do ukladu wy¬ równywania jako sygnal wyjsciowy elementu LUB 616. Kazde wejscie A(n) z kazdej linii 1 -- N jest mnozone logicznie przez sygnaly ADD 1 -^ ADD N z dekodera 606 w elementach logicznych i w ukladzie logicznym 614.Wspólczynniki filtrów F i H dla kazdej z linii 1 do N jak np. filtr F 272 i filtr H 116 ukladu linii 1 — N sa doprowadzane z ukladu wyrówny¬ wania na wlasciwa linie 1 — N przez element logiczny 618. Wspólczynniki filtru sa mnozone lo¬ gicznie przez element I w ukladzie logicznym 618 z sygnalami ADD 1 — ADD N z dekodera 606 w celu wybrania prawidlowej linii.Na fig. 14 pokazano teraz schemat blokowy glównych polaczen interfejsu pomiedzy ukladem wyrównywania, systemem utrzymywania, uklada¬ mi multipleksera/rozdzielacza i linii. System utrzy¬ mywania 650 moze skladac sie z konwencjonalne¬ go zródla danych, jak np. komputer i wspólpra¬ cujaca z nim pamiec. Przedstawione dane i sy¬ gnaly sterowania opisane tutaj zapewniaja wyma¬ gana regulacje w czasie i wspólprace miedzy ukla¬ dem wyrównywania, systemem utrzymywania a ukladem linii przez multiplekser/rozdzielacz 157.189 262 21 Aczkolwiek wynalazek zostal opisany w pola¬ czeniu z zalecanym wykonaniem, nalezy rozumiec, ze dodatkowe wykonania, modyfikacje i zastoso¬ wania, które beda oczywiste dla specjalistów sa zawarte w idei i zakresie wynalazku.Zastrzezenia patentowe 1. Konwerter cyfrowy sygnalów dwukierunko¬ wych linii dwuprzewodowej w pare sygnalów cy¬ frowych, znamienny tym, ze zawiera koder (135), którego wejscie jest dolaczone do wyjscia filtru wstepnego (133), którego wejscie jest dolaczone do zródla analogowych sygnalów nadawczych i od¬ biorczych, wyjscie kodera (135) jest dolaczone do wejscia dolnoprzepustowego filtru (137), którego wyjscie jest dolaczone do pierwszego filtru cyfro¬ wego (116) z macierza wspólczynników, którego wejscie sterowania jest dolaczone do automatycz¬ nego ukladu wyrównywania (130) a wyjscie jest dolaczone poprzez filtr interpolujacy <153) do to¬ ru (110) zawierajacego dekoder (114) dolaczony do wzmacniacza (200) transkonduktancji ze skonczo¬ na impedancja wyjsciowa, natomiast drugie wej- 10 u 22 scie pierwszego filtru cyfrowego (116) jest dola¬ czone do drugiego filtru cyfrowego <272) z ma¬ cierza zmiennych wspólczynników, dolaczonego poprzez wezel sumujacy (139) do dolnoprzepusto¬ wego filtru (137) i wejsciem sterowania do ukla¬ du wyrównywania (130) dla dopasowania synte¬ zowanej impedancji do toru dwuprzewodowego z zaciskami (102, 104). . 2. Konwerter wedlug zastrz. 1, znamienny tym, ze automatyczny uklad wyrównywania (130) za¬ wiera multiplekser/rozdzielacz (157), którego wej¬ scia/wyjscia wspólczynników sa dolaczono do wejsc sterowania filtru (116) i filtru (272) oraz pamiec (300) wspólczynników. 3. Konwerter wedlug zastrz. 1, znamienny tym, ze koder (135) jest koderem sigma delta. 4. Konwerter wedlug zastrz. 1, znamienny tym* ze w obwód miedzy pierwszym filtrem (116) i dru¬ gim filtrem (272) jest wlaczony przelacznik (107). 5. Konwerter wedlug zastrz. 1, znamienny tym, ze pierwszy i drugi filtr cyfrowy jest filtrem cy¬ frowym rekursywnym. 6. Konwerter wedlug zastrz. 5, znamienny tym, ze filtry rekursywne maja maksymalnie piec wspólczynników.VRCV L<^MEh^xHi VXM!T18««2 JJKLAD LINK LSI 133 1 10FN 1 —^I 1 ' 272 \ 1 ot¦ 1T77 i \ V7 i 75 ¥ ¦m UKLAD ODNIESIENIA 135 ' 137- PUNKf ODNIESIENIA 11H AJr_iDO MUlTiPlAKSWA/P.-JttliELKU 145 ,^7 U ~200 9 tio . } i {i ,1 MULTIPLE - KSEAA/ROZDZIE' LACZA 106 116 | 151 rn^ m DODATKOWE FILTRY AKUSTYCZNE IW XMIT 6VfiHAtY IwnkAdNiNeNW W^tmE^A^OIlE^IA. iYGNAJJHÓMY /MULTIPLE^KSE RA /ROZ DZ1E LAC^A L155 Fig.2. ?u |«N '""I 157 I MULTIPLEKSER/ L ROZDZIELACZ ^ DO/Z UKLADU 1 UTRZYMYWANIA j . L 159 -*—* I 00/Z UKiADU ^UTRZYMYWANIA I ._.J161 K'30 _l UKLADU UTRIYMYWANlAl F/g.JA WZMOCNIENIE JEDNOSTKOWE 250- A/C 252- 256, A/C 254- A/C 260, 20Q- WYJSCIE -*- Y0=gH C/A 262 f 258 .. 264 WZMOCNIENIE-*1 H 252 h P-116 ¦PROGRAMOWANE WSPÓLCZYNNIKI rpF BATERII Fig.3B.I YBF NC|A li Y 1f ' vqj ZASILAJACEJ [fljy ADHtrANCjA -J~V ^L^L^. 122 125 WZMOCNIENIE = g 1 ? 1 1 r_l i?_ — H . i—3 j 2C0 114 M18 116 V' 272 ^WEl 203H 201 202 'wyj J?~ 20V_ F/0.4. T* I WYJ VWBj 20,0 Vwfj lg = -g13«2«S 16T RIZ) BOCZNIK 262 ("' tió i 15,3 * 200 F/5.5 \ H9 hRTn 135 i 137 133 A(Z) NIZ-1) D(?1] ^ WSPÓLCZYNNIKI AKTUALIZACJI [Ko.. . K*,) KO 0(Z) ?RIZIZ-R E(Z) WSPOkCZYHNIKI AKTUALIZACJI (Kp) P0 -KQZ'1 DIZ-1) T T z-i W.SPOtCZYNNIKI AKTUALIZACJI (K0.K3,K4) P3fZI K32-1 DiZ^) ¦e- JVZ) Pi (Z) ..W5P0LCIYNNIKI AKTUALIZACJI (K0.K3.K4) ElnT) STEROWANIE F#Ti ^^^^^^AKrUALlZAClA ElnT) P,(nT) KO .= KK .C.Ai ^^SI^MO^^ALIZACJA KHDwf=^5rAArK lAI LLhrtWW!«M- K ALGORYTM I F<^ ' AKTUALIZACJI i C? AKTUALIZACJA PA(nT) K2 AKTUALIZACJA K3 AKTUALIZACJA K; KÓ^n-1 300\J Wp-1 [ K(j*n~f Yn=Ko [Xn*K1Xft.1*K2Xn-2..-KKXn-|J 302- % *h-1 —r V? 304 *2 _k£_ V 2 306 -MM -kk S2^3K 306 -316 310 Yn 7 -L* Ko ^KiZ-UK2Z-2v.kKZ-|] Y(Z) _ xlz) " r-KK,z-i..,KKz- 2 ' [l.KK^-L.KKZ-fJ Fig.6.lMttt rU5P0tciYNUi)U wl?0kC2YMMKr '^TD< CK k 336 KO ,338 «0 /340 342^ ' AO *l ; ; so Sj 1 1 : AK ! SK I WYNIKI POSREDNIE I P'n). . P„(n- -344 346-- 330 ZL _x: 332 X 334 Fig. 7.WZMOCNIENIE JEDNOSTKOWE 400 A/C W a/c T H A/c T 402J 403 404. 414 410 406 408 422. 416 C/A T «~\U- STER0WANIE Fig.8. -420 <<^^ ODBIÓR 41 fi h- STEROWANIE ^424 ^420 T W 2 -*— Z GENERATORA ODNIESIENIA WYJSCIA PAMIECI ZEWNETRZNE! ODCZYT PAMIECI ZEWNETRZNE! STEROWANIE TAKTOWANIE136 M2 DO ARVTNETYCZNE) JEDNOSTKI LOGICZNEJ 550 STEROWANIE WR ADRE5 —., TAKT. —. i i SEL — KK ^ 7 W/R—- ADRES — TAKT.— /SU) SEL — ¦ ¦ sk 7r 7 PRZYCISK, NAT ~~ /542 A0RES_L SEL — ^J- R(n) Rln-1) R(n-l) %r 1 Rln] — S ^5U TAKT, W/R J— ADRES J E(n m^L h* 546 1 HEISCIL PAMIECI DANYCH ~Z GENERATORA ODNIESIENIA PAMIEC 2 f/y.;?.116 262 POCZATEK © CZAS PRÓBKOWANIA im" © ZAPOCZATKOWANI! K'S PAMIECI ZEROWE NASTAWIENIE ZNA¬ CZNIKA EC -® © © © PRZYCISK Afrl),AM| OBLICZENIE P0(n) (EQ1)PRZYCISK P0in) OBLICZENIE P-jln) CQ2) PRZYCISK P3m) OBLICZENIE Pl(nHE03) PA7YC1SK ^(n) J_ OBLICZENIE ¦ Eln)(EQ4) L ZABEZPIECZENIE OBLICZENIE CKEQ(5) © ® ® PR1YR0ST 0ODA1KI KK IF CK- PRIYf^OiTUjENHY KK IF CK+ OBLICZENIE ick'-Sk ZNACZNIK NASTA¬ WIENIA = 1 IF* NASTAWIENIE WYRÓWNANIA CALKOWITY ZNACZNIK lEC) Fig.12.TAKT Z UKkADU 1 ADRFS JTRZYHANlAi ADRES* l" ,- TAKTOWANIE R|n)DO ¦ LINII | STEROWANIE PRZEbAClAHIfM| ZUKtADU UTRZYMANIA T ADRES N "MII N-- "Ji° ADRES 1 rtlh-J aiNII : UJ o T 612 ¦t^K STEROWANIE DLA .157 .A(n) ZNYBRANEJ LINII DO .UKLADU WYRÓWNYWANIA ADRESN i 608 ? L|NN 1 N 1=EHdo. ! UTH 2 lwEJ6CIEA(m j Ain) fZLlNl! *uA H^ Am) ADRES 1 Z PAMIECI UKtADU WYRÓWNYWANIA I—r\™Alf! T I [N (LIN I AD! 618 Fig.13.UMESN : I i—f\WN)| lOOLINI! FILTRÓW I i.. N18*282 UKLAD UTRZYMY¬ WANIA ZEWNtTRNY ZAPIS DANYCH ZEWCTAZNESTEROWNIE ZAPISEM ZrWflCTAlNE SLOWO STEROWANIA ZEWKTRIHA PAMIEC POCZATEK KONIEC WYRÓWNYWANIA WYJSCIE PAMIECI TAKTOWANIE 159 WLACZANIE/WttACZANIE%K Aln) WSPÓLCZYNNIKI STEROWANIE PRZELACZANIEM 1 FILTROWANIEM Rln) ADRES UNII "~i i i ^157 f ' *" 1 i 1 i "1 i WEJ3CW A(n) WSPÓLCZYNNIKI FILTRA Rln) STAKV PRACY PRZitACZANIA FigM. PL PL PL PL PL PL PL PL PL