Przedmiotem wynalazku jest sposób krokowej korekcji fazy majacy zastosowanie zwlasz¬ cza w odbiornikach modemów transmisji danych do odtwarzania elementowej podstawy czasu dla sygnalu odbieranego lub w nadajnikach modemu do synchronizowania podstawy czasu dla ele¬ mentów nadawanych wytwarzanej przez modem z podstawa czasu dostarczana z urzadzenia konco¬ wego transmisji danych* Znany z publikacji "Transmisja daiych" zamieszczony w Problemach Telekomunikacji ze¬ szyt 10f WKL 1966 r.t str. 106-111, sposób polega na skokowej korekcji fazy odtworzonej elementowej podstawy ozasu wytworzonej przez podzial czestotliwosci sygnalu wysokoetabil- nego, lokalnego generatora przez sygnal synchronizujacy wytworzony na podstawie odebrane¬ go sygnalu danych* Korekcja fazy nastepuje po otrzymaniu kryterium synchronizacyjnego wy¬ tworzonego w wyniku porównania sygnalu odtworzonej elementowej podstawy czasu z sygnalem synchronizujacym. Kryterium synchronizacyjne powoduje korekcje fazy odtworzonej elemento¬ wej podstawy czasu przez wprowadzenie do ciagu impulsów wytworzonym w lokalnym generato¬ rze dodatkowego impulsu lub wyrzucenie z tego ciagu jednego impulsu.Uklad realizujacy ten sposób sklada sie z wysokostabilnego generatora sterujacego dzielnik czestotliwosci o zmiennym stopniu podzialu, na wyjsciu którego uzyskany sygnal podstawy czasu porównywany jest w detektorze fazy z sygnalem synchronizujacysu 1 detekto¬ rze fazy porównywana jest faza sygnalus na przyklad sygnalu dane odebrane, s faza podsta¬ wy ozasu uzyskanej przez podzial czestotliwosci sygnalu wytwarzanego przez wysokostabil- ny generator i w zaleznosci od tego czy faza podstawy jest opózniana czy przyspieszona wzgledem sygnalu synchronizujacego nastepuje odpowiednio dodanie lub wyrzucenie impulsu z ciagu impulsów wytwarzanych przez generator* sposób ten wymaga stosowania ukladów o barw dze zlozonej i skomplikowanej budowie zwiekszajacej ich zawodnosó.Istota wynalazku polega na tym, ze stopien podzialu sygnalu o czestotliwosci bedaoej wielokrotnoscia elementowej podstawy czasu zmienia sie o ± 1 po wystapieniu kryterium synchronizacyjnego, na okres jednego cyklu zliczania licznika.2 132 633 Sposób wedlug wynalazku umozliwia zastosowanie programowanego licznika czestotliwosci jako dzielnika czestotliwosci, który nie wymaga zadnych dodatkowych ukladów realizujacych rózny Btopien podzialu. Równiez uklad sterujacy tak zrealizowany dzielnik - po to aby stan wejsc programujacych byl zwiekszony lub zmniejszony na jeden cykl zliczania licznika a po jego zakonczeniu /standardowo sygnalizowanego na wyjsciu dzielnika/, zeby powracal do sta¬ nu ustalonego - jest bardzo prosty i sklada sie jedynie z dwóch elementów pamieciowych.Nastepuje wiec w stosunku do znanych rozwiazan znaczne uproszczenie ukladu* Majac na wadze, ze obecnie produkowane standardowe, programowane liczniki czestotliwosci maja mniej¬ sza szybkosc dzialania niz uklady zrealizowane na przerzutnikaeh, szczególnie serii S, spo¬ sób bedacy przedmiotem wynalazku pozwala na ukladowa realizacje z zastosowaniem programowa¬ nego dzielnika czestotliwosci w nieco wezszym zakresie czestotliwosci np. dla licznika typu 74192 do 25 MHz.Przedmiot wynalazku jest blizej objasniony w przykladzie wykonania zilustrowanym ry-x Bunkiem, na którym fig* 1 przedstawia schemat logiczny ukladu petli fazowej realizujacej sposób wedlug wynalazku a fig.'2 przedstawia przebiegi czasowe w charakterystycznych punk¬ tach tego ukladu.Sygnal o czestotliwosci bedacej wielokrotnoscia elementowej podstawy czasu z wysoko- stabilnego generatora jest podawany na wejscie dzielnika czestotliwosci o zmiennym stopniu podzialu D . Dzielni)c czestotliwosci o zmiennym stopniu podzialu wyposazony jest w progra¬ mowany licznik czestotliwosci L1, którego stopien podzialu K zmieniany jest o +1 po wysta¬ pieniu kryterium synchronizacyjnego, na okres jednego cyklu zliczania tego licznika, w wy¬ niku czego realizowana jest korekcja fazy sygnalu sZ8ynChr* Sys11** sWcz Podawany des* &* wejscie zliczajace wstecz programowanego licznika synchronicznego L1 i na wejscie inwerto- ra 11. Licznik L1 jest zrealizowany na ukladzie scalonym typu 7^ 192* Wyjscie inwertora 11 jest polaczone z wejsciem R przerzutnika P1, którego wejscie S polaczone jest z wyjsciem licznika L1 - sygnal S^.Wyjscie Q przerzutnika P^1 - sygnal S^ - jest polaczone z wejsciem licznika L1 i z wejsciem licznika L2 dzielacym czestotliwosc przez N. Wejscia fi D przerzutnika P1 sa uzie¬ mione. Sygnal podstawy czasu sZBynChp z wyjscia licznika L2 jest podawany na wejscie D prze¬ rzutnika P2 pelniacego role detektora fazy DF, a na wejscie T tego przerzutnika P2 podawa¬ ny jest sygnal synchronizujacy SQjnohr» Sygnal ten jest równiez podany na wejscia T przerzutników P3 i P4 ukladu sterujacego US przy czym wejscie T przerzutnika P3 jest polaczone z wyjsciem Q przerzutnika PI, zas wejscia J i K przerzutnika P3 sa polaczone z wyjsciem Q - sygnal S^ - przerzutnika P4 a wyjscie Q przerzutnika F3 jest polaczone z wejsciami J, T, K przerzutnika P4 i wejsciem bram¬ ki B1* Drugie wejscie tej bramki jest polaczone z wyjsciem Q - sygnal S, - przerzutnika P2. wyjscie bramki B1 jest polaczone z wejsciem programujacym PQ licznika L1 i z wejsciem in¬ wertora l2» którego wyjscie jest polaczone z wejsciem programujacym P licznika L1, zas wejscie programujace P^ licznika L1 jest polaczone z wyjsciem Q przerzutnika P3 - sygnal S,..W przedstawionym przykladzie stopien podzialu K licznika L1 wynosi 4. Dla realizacji stopnia podzialu K = 8 nalezy zmienic sygnaly podawane na wejscia programujace P„ i P_ li¬ cznika L1 tak aby Pc = S. S,, a Pjj = S^ S,.Sygnal podstawowy czasu sZBynchr z6°dnie z wymaganiami V#2400TTT musi miec wypelnie¬ nie 1*1* Programowany licznik czestotliwosci z zasady nie dostarcza sygnalu o wypelnieniu 1t1« Dzielnik czestotliwosci o zmiennym stopniu podzialu powinien skladac sie wiec z sze¬ regowego polaczenia programowanego licznika czestotliwosci o stopniu podzialu równym K i dzielnika czestotliwosci przez N gdzie N = 2n a n = 1,2,3, Krok korekcji bedacy od¬ wrotnoscia czestotliwosci sygnalu Swcz pomnozony przez N powinien byc jak najmniejszy gdyz niepozadana fluktuacja fazy podstawy czasu szsynojir des* wprost proporcjonalna do tego kro¬ ku* Tak wiec N powinno miec wartosc nie mniejsza od dwóch a z punktu widzenia fluktuacji132633 3 fazy powinno byc równa dwa, zas ze wzgledu na mozliwosc uproszczenia ukladu powinno byc jak najwieksze, gdyz sterowanie programowanego licznika czestotliwosci o duzym stopniu podzialu jest zlozone* W etanie ustalonym gdy licznik L1 dzieli przez 4 na wejscia programujace P 4 * P^, Pc po¬ dawane ea stany 110* Dodatnie zbocze sygnalu S . rozeznaje w detektorze fazy IXF stan sy¬ gnalu szsyncnr i powoduje wygenerowanie sygnalu 6, * 0 lub 1 oraz odblokowuje przerzutniki P3 i P4. Pierwsze ujemne zbocze sygnalu S^ z przerzutnika typu PS utworzonego z przerzutnika PI typu D powoduje zmiane stanu przerzutnika P3« Wskutek tego sygnal S^ przyjmuje wartosc 0 zas sygnal S* zaczyna oddzialywac na wejscia programujace Pfi i Pc licznika L1 w ten sposób, ze gdy sygnal S, przyjmuje wartosc 0 to na wejscia programujace P^f Pfi Pc podany zostaje etan 010 powodujac podzial przez 3# zas gdy sygnal S* pra^jmuje stan 1t to na wejscia programujace P. Pfit Pc podany zostaje etan 001 po¬ wodujao podzial przez 5* Kolejne ujemne zbocze sygnalu S^ dokonuje zmiany stanu przerzutni¬ ka P3f wskutek czego zmieniony zostaje stan przerzutnika P4 blokujac przerzutnik P3 poprzez wysterowanie jego wejsc J i K stanem 0, Na wejscia programujace P^f PB P« znowu podany zo¬ staje stan 110 i licznik L1 dzieli przez 4, Przejscie sygnalu Sgyn^p w s*an 0 zeruje prze¬ rzutniki P3 i P4 i az do pojawienia sie dodatniego zbocza sygnalu s8yricnr aic sie nie zmie¬ nia* Dopiero dodatnie zbocze tego sygnalu powoduje powtórzenie procedury.Zastrzezenie patentowe Sposób krokowej korekcji fazy, w którym generuje sie przebieg o czestotliwosci bedacej wielokrotnoscia elementowej podstawy czasu, a nastepnie poddaje sie ten przebieg podzialowi przez K-N dla otrzymania przebiegu odtworzonej elementowej podstawy czasu, który porównuje sie z sygnalem synchronizujacym i w wyniku tego porównania generuje sie kryterium synchroni¬ zacyjne powodujace zmniejszenie stopnia podzialu w przypadku gdy faza odtworzonej elemento¬ wej podstawy czasu jest opózniona w stosunku do fazy sygnalu synchronizujacego z przedzia¬ lem miedzy 0 a Jl lub zwiekszajace stopien podzialu w przypadku gdy faza odtworzonej ele¬ mentowej podstawy czasu jest przyspieszona w stosunku do fazy sygnalu synchronizujacego o kat z przedzialu miedzy 0 a XT, znamienny tym9 ze stopien podzialu przez E zmienia sie o + 1 po wystapieniu kryterium synchronizacyjnego raz na okres jednego cyklu zli¬ czania*132 635 T! s2 Q 9 T EB A i -4 ,_i Q T KH ,P3 AC" iqR J rto t KM Szsynchr DF Ssynchr. us FIG.1 Swcz jnjnjiJiJTJiJij~iJiJTjnji_n_n_n bb —U Si u u u —u u —u u osynchr. I ^1 O s? s3 1 1 i --»»A. ^^^ FIG.2 Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 100 zl PL