PL130855B2 - Electronic network of multichannel timer - Google Patents

Electronic network of multichannel timer Download PDF

Info

Publication number
PL130855B2
PL130855B2 PL23354881A PL23354881A PL130855B2 PL 130855 B2 PL130855 B2 PL 130855B2 PL 23354881 A PL23354881 A PL 23354881A PL 23354881 A PL23354881 A PL 23354881A PL 130855 B2 PL130855 B2 PL 130855B2
Authority
PL
Poland
Prior art keywords
input
output
circuit
flip
flop
Prior art date
Application number
PL23354881A
Other languages
English (en)
Other versions
PL233548A2 (pl
Inventor
Tadeusz Potocki
Tomasz Marszalek
Zbigniew Wojtasiewicz
Original Assignee
Inst Budownictwa Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Budownictwa Mech filed Critical Inst Budownictwa Mech
Priority to PL23354881A priority Critical patent/PL130855B2/pl
Publication of PL233548A2 publication Critical patent/PL233548A2/xx
Publication of PL130855B2 publication Critical patent/PL130855B2/pl

Links

Landscapes

  • Measurement Of Predetermined Time Intervals (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Electronic Switches (AREA)

Description

Przedmiotem wynalazku jest elektroniczny uklad wielokanalowego czasomierza zbudowany w oparciu o elementy techniki cyfrowej. przeznaczony do pomiaru czasów pracy i postojów maszyn w warunkach ich eksploatacji.Znany czasomierz elektroniczny zawiera generator wysylajacy impulsy pradowe z okreslona czestotliwoscia bezposrednio do ogólnego licznika impulsów, który rejestruje czas ogólny oraz do przelacznika. Z przelacznika impulsy sa kierowane zaleznie od pomiaru, do jednego z liczników rejestrujacych czas pracy efektywnej, czy tez postoju testowanej maszyny. Czasomierz posiada szereg liczników, które rejestruja czasy postoju maszyny zaleznie od przyczyn powstawania postoju, jak tez liczniki rejestrujace prace maszyny, czy tez okreslonych jej podzespolów. W przypadku rejestracji czasu postoju lub przejazdów jalowych, liczniki rejestracji czasu pracy efektywnej sa recznie wylaczane przez obsluge i odwrotnie. Niedogodnoscia takiego czasomierza jest koniecznosc natychmiastowej oceny przyczyny postoju maszyny i wlaczenia odpowiedniego kanalu rejestracji.Z opisu patentowego PRL nr 95 466 znany jest wielokanalowy czasomierz elektroniczny, wyposazony w generator impulsów polaczony poprzez blok sterowania z blokiem liczników czasu.Czasomierz zawiera rezerwowy blok pamieci, którego wejscie i wyjscie jest polaczone z blokiem sterowania. Rezerwowy blok posiada pamiec mechaniczna, która stanowi ciegno nawiniete na szpulke sterujaca impulsami czasowymi. Czasomierz posiada równiez blok liczby wlaczen urucha¬ miany z bloku sterowania. Bezposrednio z generatorem impulsów jest polaczony licznik czasu ogólnego. Do sterowania praca poszczególnych kanalów sa stosowane wieloprzyciskowe przela¬ czniki o wspólzaleznych przyciskach. Wielokrotne przelaczanie przelacznika powoduje szybkie mechaniczne zuzywanie sie jego elementów, a w nastepstwie nieprawidlowa prace. Równiez mechaniczny blok pamieci rezerwowej jest skomplikowany w budowie i zawodny w dzialaniu.System sterowania blokiem pamieci rezerwowej oparty na ukladach przekaznikowych jest ene¬ rgochlonny i równiez zawodny w dzialaniu. - Istote wynalazku stanowi uklad elektroniczny czasomierza, w którym przedzialy czasowe sa odmierzane przez generator impulsów prostokatnych. Jedno wyjscie generatora impulsów jest2 130855 polaczone z wejsciem ukladów zliczajacych, a drugie wyjscie jest polaczone z pierwszym wejsciem trzystanowego przerzutnika, którego dwa wyjscia sa polaczone z dodatnim i ujemnym wejsciem ukladu pamieci rewersyjnej, natomiast trzecie wyjscie jest polaczone ze wspomnianymi ukladami zliczajacymi. Drugie wejscie trzystanowego przerzutnika jest polaczone z ukladami przelaczaja¬ cymi posredniego zliczania czasu, do których jest dolaczony uklad sprzezenia zwrotnego. Trzecie wejscie trzystanowego przerzutnika jest polaczone poprzez uklad zerujacy z wyjsciem ukladów przelaczajacych bezposrednio zliczania czasu, do których jest dolaczony odpowiedni uklad sprze¬ zenia zwrotnego. Drugie wyjscie ukladów przelaczajacych bezposredniego zliczania czasu jest polaczone ze wspomnianymi ukladami zliczajacymi, natomiast czwarte wejscie trzystanowego przerzutnika jest polaczone poprzez uklad kasujaco-sterujacy z wyjsciem ukladu pamieci rewersyj¬ nej. Trzystanowy przerzutnik jest zbudowany z dwóch przerzutników bistabilnych, z których kazdy posiada na wyjsciu trzywejsciowa bramke, przy czym drugie wejscie bramki znajdujacej sie na wyjsciu pierwszego przerzutnika jest polaczone z wyjsciem drugiego przerzutnika bistabilnego, a drugie wejscie bramki znajdujacej sie na wyjsciu drugiego przerzutnika jest polaczone z wyjsciem pierwszego przerzutnika bistabilnego. Trzecie wejscia wspomnianych bramek sa polaczone z generatorem impulsów. Obydwa uklady sprzezenia zwrotnego sa zaopatrzone w dodatkowe kondensatory polaczone na mase, które stabilizuja prace ukladów przelaczajacych bezposredniego i posredniego zliczania czasu. Taki uklad wielokanalowego czasomierza pozwala na znaczne zwiekszenie niezawodnosci pracy a ponadto ulatwia obsluge czasomierza.Przedmiot wynalazku zostal pokazany w przykladzie wykonania na rysunku, na którym lig. 1 przedstawia schemat blokowy, a fig. 2 — schemat polaczen elektronicznych ukladu.Wielokanalowy czasomierz jest wyposazony w uklady przelaczajace li, I2,. .,ln bezposred¬ niego zliczania czasu, których liczba jest równa ilosci kanalów czasowych, uklady przelaczajace 2i,...,2n posredniego zliczania czasu, których liczba jest o jeden mniejsza od ilosci kanalów czaso¬ wych, trzystanowy przerzutnik 3 zbudowany z dwóch przerzutników bistabilnych 4, 5 posiadaja¬ cych na wyjsciach bramki logiczne 6 i 7, uklad pamieci rewersyjnej 8, zawierajacy dowolna liczbe czeterobitowych liczników rewersyjnych oraz uklad samokasowania 9, dzialajacy w chwili wlacza¬ nia przyrzadu do zasilania, uklady zerujace lOi 11, które w chwili wlaczania przyrzadu do zasilania ustawiaja wszystkie przerzutniki monostabilne w stanie zerowym, uklad kasujaco-sterujacy 12, który po przepisaniu czasu zarejestrowanego w ukladzie pamieci rewersyjnej 8 powoduje blokade dalszego wpisywania, uklady zliczajace 13i, 132,.-.43n, których liczba odpowiada ilosci kanalów czasowych, uklady sprzezenia zwrotnego 14, 15 zaopatrzone w dodatkowe kondensatory 16,17, uklad 18 dwóch bramek logicznych, uklad 19 blokujacy wlaczenie kanalu rejestracji posredniej przy7 pustej pamieci rewersyjnej 8 oraz uklad 20 przesterowania przerzutnika trzystanowego 3 w chwili przepisywania czasu. Ponadto posiada przycisk 21 wlaczajacy uklad pamieci rewersyjnej 8 przy jednoczesnym wylaczeniu ukladów przelaczajacych li, l2,...,ln. Uklad wielokanalowego czasomierza otrzymuje impulsy z generatora 22.Przedzialy czasowe odmierzane przez typowy generator kwarcowy 22 w formie impulsów prostokatnych odprowadzone sa do wejscia pierwszej bramki logicznej wszystkich ukladów zlicza¬ jacych 13i, 132,...,13n. Po chwilowym wcisnieciu przycisku jednego z ukladów przelaczajacych li, l2,...,ln bezposredniego zliczania czasu nastepuje zmiana stanu przerzutnika bistabilnego, a najego wyjsciu pojawia sie stan logiczny „1", podawany na drugie wejscie wspomnianej bramki. Na wyjsciu bramki pojawia sie wówczas impulsy prostokatne odpowiadajace impulsom z generatora.Impulsy te sa przekazywane na jedno wejscie kolejnej bramki logicznej, na której drugim wejsciu jest stan logiczny „1" i przechodzac na baze tranzystora spelniajacego role wzmacniacza mocy, zasilaja uzwojenie licznika elektromagnetycznego. Na podobnej zasadzie pracuja pozostale kanaly, których liczba moze byc dowolna.Dla wizualnej sygnalizacji aktualnie pracujacego kanalu czasowego, umieszczono w ukladach przelaczajacych li, l2,...,ln diody luminescencyjne podlaczone do drugiego wyjscia przerzutnika bistabilnego i przez opornik do zasilania. Wlaczenie do pracy ukladu pamieci rewersyjnej 8 nastepuje po chwilowym wlaczeniu przycisku 21 i powoduje zmiane stanu przerzutników bistabil¬ nych 4 i 5 w trzystanowym przerzutniku 3, w zwiazku z czym na wyjsciu trzywejsciowej bramki 6 polaczonej z dodatnim wejsciem ukladu pamieci rewersyjnej 8 pojawiaja sie impulsy prostokatne, a na wyjsciu trzywejsciowej bramki 7 polaczonej z ujemnym wejsciem ukladu pamieci rewersyjnej 8130855 3 jest stan logiczny „1". Poszczególne impulsy doprowadzane do dodatniego wejscia ukladu pamieci rewersyjnej 8 sa zliczane. Wcisniecie przycisku 21 powoduje ponadto wylaczenie kazdego ukladu przelaczajacego li, l2,..ln bezposredniego zliczania czasu. Uklad pamieci rewersyjnej 8 pozostaje wlaczony do chwili wcisniecia dowolnego przycisku ukladu przelaczajacego 1 j, l2,...,lnbezposred¬ niego zliczania czasu, lub ukladu przelaczajacego 2i,...,2n posredniego zliczania czasu. Wcisniecie przycisku dowolnego ukladu przelaczajacego li, 12, 1 npowoduje zmiane stanu w trzystanowym przerzutniku 3 w zwiazku z czym na wyjsciach trzywejsciowych bramek 6 i 7 pojawi sie stan logiczny „1" spowodowany odblokowaniem tranzystora w ukladzie zerujacym 11, którego kolek¬ tor jest polaczony z wejsciem przerzutników 4 i 5, ustalajac stan logiczny „0" na wejsciach bramek 6 i 7. Tak wiec uklad pamieci rewersyjnej 8 przestanie zliczac impulsy zachowujac zapamietane wartosci. Przepisywanie tych impulsów nastapi po chwilowym wcisnieciu przycisku jednego z ukladów przelaczajacych 2i,...,2n posredniego zliczania czasu, którego przerzutnik zmieni swój stan, a na jego wyjsciu pojawi sie stan logiczny „1", podawany na jedno z wejsc bramki logicznej w odpowiednim ukladzie zliczajacym 132,...,13n. Wcisniecie wspomnianego przycisku powoduje jednoczesnie zmiane stanu trzystanowego przerzutnika 3 tak, ze na dwóch wejsciach bramki logicznej 7 pojawi sie stan logiczny „1", a na trzecim wejsciu impulsy prostokatne z generatora, w zwiazku z czym na wyjsciu bramki 7 pojawia sie impulsy prostokatne podawane do ujemnego wejscia ukladu pamieci rewersyjnej 8 oraz poprzez uklad 18 dwóch bramek logicznych, na drugie wejscie dwuwejsciowej bramki logicznej w ukladach zliczajacych 132,...,13n. Poniewaz na pier¬ wszym wejsciu tej bramki jest juz stan logiczny „T\ wiec na jej wyjsciu pojawi sie impuls prosto¬ katny, przekazywany na wejscie bramki wyjsciowej i dalej na baze tranzystora oraz uzwojenie licznika elektromagnetycznego w ukladzie zliczajacycml32,...13n.Proces przepisywania trwa do chwili zrównania sie liczby impulsów podanych na ujemne wejscie ukladu pamieci rewersyjnej 8 z liczba impulsów zliczonych uprzednio przez wejscie dodat¬ nie. Z chwila kiedy pamiec 8 zostanie calkowicie oprózniona, na wyjsciach czterobitowych liczni¬ ków rewersyjnych polaczonych poprzez diody wspólnym przewodem z ukladem kasujaco-steru- jacym 12, pojawi sie stan logiczny „0", który spowoduje zatkanie tranzystora wejsciowego i odetkanie sie tranzystora wyjsciowego ukladu 12 oraz spowoduje zmiane stanu przerzutników bistabilnych 4 i 5 w trzystanowym przerzutniku 3. W tym momencie obie wyjsciowe bramki logiczne 6 i 7 maja na wyjsciu stan logiczny „1". Ponadto zatkanie sie tranzystora wejsciowego w ukladzie kasujaco-sterujacym 12 spowoduje zgaszenie diody luminescencyjnej, która swieci podczas rejes¬ tracji impulsów przez uklad pamieci rewersyjnej 8 oraz poprzez drugi tranzystor wyjsciowy w ukladzie 12 spowoduje zerowanie wlaczonego przerzutnika w ukladzie 2i,...,2n posredniego zlicza¬ nia czasu. Wszystkie uklady przelaczajace 11, l2,...,2n sa polaczone z ukladem sprzezenia zwrotnego 14 w ten sposób, ze wcisniecie dowolnego przycisku powoduje wylaczenie kanalu wczesniej pracujacego. Podobnie sa polaczone uklady przelaczajace 2i,...,2n z ukladem sprzezenia zwrotnego 15. W celu podwyzszenia pewnosci zalaczania kanalów w ukladach sprzezenia zwrotnego 14 i 15 zastosowano kondensatory 16 i 17.Zastrzezenia patentowe 1. Elektroniczny uklad wielokanalowego czasomierza, wyposazony w generator impulsów prostokatnych i uklad pamieci rewersyjnej, znamienny tym, zejedno wyjscie generatora impulsów (22) jest polaczone z wejsciem ukladów zliczajacych (13i, 132,...,13„), a drugie wyjsciejest polaczone z pierwszym wejsciem trzystanowego przerzutnika (3), którego dwa wyjscia sa polaczone z dodat¬ nim i ujemnym wejsciem ukladu pamieci rewersyjnej (8), natomiast trzecie wyjscie jest polaczone z ukladami zliczajacymi (13i, 132,...,13n), a drugie wejscie przerzutnika (3) jest polaczone z ukladami przelaczajacymi (2i,...2n) posredniego zliczania czasu, do którychjest dolaczony uklad sprzczeni|t zwrotnego (15), a ponadto trzecie wejscie przerzutnika (3) jest polaczone poprzez uklad zerujacy (11) z wyjsciem ukladów przelaczajacych (lj, l2,...-,ln) bezposredniego zliczania czasu, do których jest dolaczony uklad sprzezenia zwrotnego (14), a drugie wyjscie ukladów przelaczajacych -{L*. l2,...,ln) bezposredniego zliczania czasu jest polaczone z ukladami zliczajacymi (13i, l32,...»13bX4 130 855 natomiast czwarte wejscie przerzutnika (3) jest polaczone poprzez uklad kasujaco-sterujacy (12) z wyjsciem ukladu pamieci rewersyjnej (8). 2. Elektroniczny uklad wedlug zastrz. 1, znamienny tym, ze trzystanowy przerzutnik (3) jest zbudowany z dwóch przerzutników bistabilnych (4) i (5), z których kazdy posiada na wyjsciu trzywejsciowa bramke (6) lub (7), przy czym drugie wejscie bramki (6) jest polaczone z wyjsciem przerzutnika (5), a drugie wejscie bramki (7) jest polaczone z wyjsciem przerzutnika (4), natomiast trzecie wejscie bramki (6) i (7) jest polaczone z generatorem impulsów (22). 3. Elektroniczny uklad wedlug zastrz. 1, znamienny tym, ze uklady sprzezenia zwrotnego (14)i (15) sa zaopatrzone w dodatkowe kondensatory (16) lub (17) polaczone na mase, które stabilizuja prace ukladów przelaczajacych (li, l2,...,ln) lub(2i,...,2n). &T w. \SL130855 *lS=l__JG §1 L I PL

Claims (3)

  1. Zastrzezenia patentowe 1. Elektroniczny uklad wielokanalowego czasomierza, wyposazony w generator impulsów prostokatnych i uklad pamieci rewersyjnej, znamienny tym, zejedno wyjscie generatora impulsów (22) jest polaczone z wejsciem ukladów zliczajacych (13i, 132,...,13„), a drugie wyjsciejest polaczone z pierwszym wejsciem trzystanowego przerzutnika (3), którego dwa wyjscia sa polaczone z dodat¬ nim i ujemnym wejsciem ukladu pamieci rewersyjnej (8), natomiast trzecie wyjscie jest polaczone z ukladami zliczajacymi (13i, 132,...,13n), a drugie wejscie przerzutnika (3) jest polaczone z ukladami przelaczajacymi (2i,...2n) posredniego zliczania czasu, do którychjest dolaczony uklad sprzczeni|t zwrotnego (15), a ponadto trzecie wejscie przerzutnika (3) jest polaczone poprzez uklad zerujacy (11) z wyjsciem ukladów przelaczajacych (lj, l2,...-,ln) bezposredniego zliczania czasu, do których jest dolaczony uklad sprzezenia zwrotnego (14), a drugie wyjscie ukladów przelaczajacych -{L*. l2,...,ln) bezposredniego zliczania czasu jest polaczone z ukladami zliczajacymi (13i, l32,...»13bX4 130 855 natomiast czwarte wejscie przerzutnika (3) jest polaczone poprzez uklad kasujaco-sterujacy (12) z wyjsciem ukladu pamieci rewersyjnej (8).
  2. 2. Elektroniczny uklad wedlug zastrz. 1, znamienny tym, ze trzystanowy przerzutnik (3) jest zbudowany z dwóch przerzutników bistabilnych (4) i (5), z których kazdy posiada na wyjsciu trzywejsciowa bramke (6) lub (7), przy czym drugie wejscie bramki (6) jest polaczone z wyjsciem przerzutnika (5), a drugie wejscie bramki (7) jest polaczone z wyjsciem przerzutnika (4), natomiast trzecie wejscie bramki (6) i (7) jest polaczone z generatorem impulsów (22).
  3. 3. Elektroniczny uklad wedlug zastrz. 1, znamienny tym, ze uklady sprzezenia zwrotnego (14)i (15) sa zaopatrzone w dodatkowe kondensatory (16) lub (17) polaczone na mase, które stabilizuja prace ukladów przelaczajacych (li, l2,...,ln) lub(2i,...,2n). &T w. \SL130855 *lS=l__JG §1 L I PL
PL23354881A 1981-10-21 1981-10-21 Electronic network of multichannel timer PL130855B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL23354881A PL130855B2 (en) 1981-10-21 1981-10-21 Electronic network of multichannel timer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL23354881A PL130855B2 (en) 1981-10-21 1981-10-21 Electronic network of multichannel timer

Publications (2)

Publication Number Publication Date
PL233548A2 PL233548A2 (pl) 1982-08-16
PL130855B2 true PL130855B2 (en) 1984-09-29

Family

ID=20010326

Family Applications (1)

Application Number Title Priority Date Filing Date
PL23354881A PL130855B2 (en) 1981-10-21 1981-10-21 Electronic network of multichannel timer

Country Status (1)

Country Link
PL (1) PL130855B2 (pl)

Also Published As

Publication number Publication date
PL233548A2 (pl) 1982-08-16

Similar Documents

Publication Publication Date Title
CA1119730A (en) Electronic counter with non-volatile memory
JPH0716164B2 (ja) 移動通信装置
PL130855B2 (en) Electronic network of multichannel timer
US3979580A (en) Function selector
US3299216A (en) Signal evaluation circuits
SU1142815A1 (ru) Устройство дл контрол реле
SU1111178A1 (ru) Устройство дл контрол распределител
SU385407A1 (pl)
SU1112564A2 (ru) Многопороговый логический элемент
JPS6313551Y2 (pl)
SU1275298A1 (ru) Устройство дл дистанционного измерени расхода электроэнергии
SU1308990A1 (ru) Устройство управлени весовым порционным дозатором
SU365698A1 (ru) Пневматическое струйно-мембранное устройство для автоматической коррекции величины дозы
SU118549A1 (ru) Устройство дл автоматического переключени пределов измерени многопредельных измерительных приборов с непосредственным отсчетом
RU1774469C (ru) Устройство с программируемым и контролируемым регулированием коэффициента передачи
SU1735807A1 (ru) Многоканальное устройство дл оперативного управлени
US3569734A (en) Pulse and frequency counter
SU924864A1 (ru) Трехканальный релейный триггер
SU574848A1 (ru) Устройство дл контрол резервированного генератора
SU392447A1 (ru) Цифровой измеритель интервалов времени
SU1032471A1 (ru) Устройство контрол выходных цепей телеуправлени
SU417854A1 (pl)
SU404138A1 (ru) Устройство для испытания реле на срок службы
SU1156253A1 (ru) Счетчик импульсов в коде Гре
SU1378052A1 (ru) Устройство дл контрол работоспособности счетчика