Przedmiotem wynalazku jest uklad do formowania impulsów zegarowych wykorzystywanych do sterowania mikroprocesorów scalonych wielkiej skali integracji. Uklady takie znajduja zastoso¬ wanie do budowy mikrokomputerówstosowanych do obróbki arytmetycznej informacji i do celów kontrolno-sterujacych.Znane sa uklady do formowania impulsów zegarowych opisane w publikacji firmowej „M6800 Microkomputer System Design Data", Motorola 1976, jak równiez w publikacji „M6800 Exorciser Users Guide", Motorola 1975. Uklady te posiadaja generator z rezonatorem kwarcowym wytwa¬ rzajacy impulsy prostokatne o wspólczynniku wypelnienia równym jednej drugiej z dokladnoscia do jednego procenta, którego wyjscie polaczone jest z wejsciami pierwszej z czterech kaskadowo polaczonych dwuwejsciowych bramek, przy czym pierwsza, druga i czwarta sa typu NAND, a trzecia jest typu AND, z których kazda ma zwarte oba wejscia, a wyjscie ostatniej z tych bramek stanowi trzecie wyjscie ukladu, natomiast wyjscie trzeciej bramki polaczone jest z wejsciami piatej dwuwejsciowej bramki typu AND, której wyjscie polaczone jest poprzez pierwszy opornik z równolegle dolaczonym do niego pierwszym kondensatorem z baza pierwszego tranzystora typu n-p-n, którego emiter dolaczony jest do masy, a kolektor poprzez drugi opornik polaczony jest z drugim wyjsciem ukladu, natomiast wyjscie piatej bramki polaczone jest poprzez trzeci opornik z równolegle do niego dolaczonym drugim kondensatorem z baza drugiego tranzystora typu p-n-p, którego emiter dolaczony jest do dodatniego napiecia zasilajacego i poprzez piaty kondensator do masy, a kolektor polaczony jest poprzez czwarty opornik z drugim wyjsciem ukladu, a baza drugiego tranzystora dolaczona jest poprzez piaty opornik do napiecia zasilania, natomiast do wyjscia piatej bramki dolaczone jest jedno z wejsc szóstej dwuwejsciowej bramki NAND, której drugie wejscie polaczone jest z wejsciami pierwszej bramki, a wyjscie polaczone jest ze zwartymi wejsciami siódmej dwuwejsciowej bramki AND, której wyjscie polaczone jest poprzez szósty opornik z równolegle do niego dolaczonym trzecim kondensatorem z baza trzeciego tranzystora typu n-p-n, którego emiter dolaczony jest do masy, a kolektor polaczony jest poprzez siódmy opornik z pierwszym wyjsciem ukladu, natomiast wyjscie siódmej bramki polaczone jesi poprzez ósmy opornik z równolegle do niego dolaczonym czwartym kondensatorem zbazaczw.«? tego tran-2 130 089 zystora typu p-n-p, którego emiter dolaczony jest do napiecia zasilania, a kolektor poprzez dziewiaty opornik polaczony jest z pierwszym wyjsciem ukladu, natomiast baza czwartego tranzy¬ stora polaczona jest poprzez dziesiaty opornik z napieciem zasilania. Wspólna wada tych rozwia¬ zan jest koniecznosc stosowania specjalizowanych ukladów scalonych, produkowanych wylacznie przez te firme. Dodatkowa wada ukladu opisanego w publikacji „M6800 Microcomputer System Design Data" jest jego zlozonosc ukladowa, gdyz sklada sie on z 19 elementów i 7 bramek scalonych. Znane sa równiez specjalne uklady zegarowe realizowane w technice pólprzewodniko¬ wej monolitycznej, jak równiez w technice hybrydowej, które cechuje duza zlozonosc ukladowa i skomplikowana technologia.Celem wynalazku jest wyeliminowanie tych wad i opracowanie ulepszonego ukladu do formowania impulsów zegarowych.Istota wynalazku polega na tym, ze uklad do formowania impulsów zegarowych wykorzystu¬ jacy oscylator z rezonatorem kwarcowym i dzielnik czestotliwosci przez dwa lub cztery, jest zbudowany tak, ze wyjscie dzielnika czestotliwosci jest przylaczone do wejscia pierwszego z trzech kaskadowo polaczonych inwerterów, przy czym wyjscie ostatniego z nich jest trzecim wyjsciem ukladu, natomiast wyjscie pierwszego inwertera jest polaczone dodatkowo przez kondensator do masy, a do wyjscia drugiego inwertera dolaczonejest takze jedno z wejsc pierwszej bramki NAND z otwartym kolektorem oraz wejscia drugiej bramki NAND z otwartym kolektorem, której wyjscie stanowi drugie wyjscie ukladu wedlug wynalazku i jest dolaczone przez opornik do dodatniego napiecia zasilajacego o wiekszej wartosci oraz do anody diody, której katodajest polaczona z masa poprzez równolegle polaczone opornik i kondensator oraz z katodami dwóch diod, przy czym anoda pierwszej z tych diod jest dolaczona do mniejszego dodatniego napiecia zasilajacego, a anoda drgiej diody do pierwszego wyjscia ukladu wedlug wynalazku, natomiast drugie wejscie pierwszej bramki NAND polaczone jest z wejsciem pierwszego inwertera, a jej wyjscie jest pola¬ czone przez opornik z mniejszym napieciem zasilajacym i przez kondensator z masa oraz z wejsciem trzeciej bramki NAND z otwartym kolektorem, której wyjscie stanowi pierwsze wyjscie ukladu wedlug wynalazku i jest przez opornik dolaczone do wiekszego napiecia zasilajacego.Korzystne skutki techniczne wynalzku polegaja na tym, ze uklad do formowania impulsów zegarowych moze byc zbudowany wylacznie z oscylatorem kwarcowym i dzielnikiem czestotli¬ wosci w oparciu o trzy typowe uklady scalone serii TTL—jeden szesciokrotny inwerter, pojedyn¬ czy lub podwójny przerzutnik i jeden uklad z czterema dwuwejsciowymi bramkami z otwartym kolektorem. Uklad wedlug wynalazku znacznie upraszcza konstrukcje generatora impulsów zega¬ rowych w porównaniu ze znanymi rozwiazaniami obnizajac wymiary ukladu i jego koszt budowy.Przedmiot wynalazku jest pokazany na przykladzie wykonania odtworzonym na rysunku przedstawiajacym schemat polaczen.Uklad wedlug wynalazku zawiera trzy kaskadowo polaczone inwertery Ii, I2, 13, przy czym wyjscie ostatniego z nich I3, jest trzecim wyjsciem E ukladu, natomiast wyjscie pierwszego z inwerterów Ii, jest polaczone dodatkowo przez kondensator Ci, do masy, a do wyjscia drugiego inwertera I2, dolaczone jest jedno z wejsc pierwszej bramki NAND Bi, z otwartym kolektorem oraz dwa wejscia drogiej bramki NANDB2 z otwartym kolektorem, której wyjscie stanowi drugie wyjscie 02, ukladu i jest polaczone przez opornik R2, do dodatniego napiecia zasilajacego U2, o wiekszej wartosci oraz do anody diody D3, której katodajest polaczona z masa poprzez równolegle polaczone opornik R3, i kondensator C3, oraz z katodami dwóch diod Di, D2, przy czym anoda pierwszej z tych diod Di, jest dolaczona do mniejszego dodatniego napiecia zasilajacego Ui, a anoda drugiej diody D2 do pierwszego wyjsci20i ukladu, natomiast drugie wejscie pierwszej bramki NAND Bi, polaczone jest z wejsciem pierwszego inwertera Ii, a jej wyjscie jest polaczone przez opornik R4 z mniejszym napieciem zasilajacym Ui, i przez kondensator C2, zmasa oraz z wejsciami trzeciej bramki NAND B3, z otwartym kolektorem, której wyjscie stanowi pierwsze wyjscie 0i ukladu i jest przez opornik Ri, dolaczone do wiekszego napiecia zasilajacego U2.Dzialanie ukladu polega na tym, ze dostarcza na swych wyjsciach0i i02 impulsy zegarowe o parametrach wymaganych dla prawidlowego sterowania mikroprocesorów scalonych oraz na wyjsciu E impulsy zegarowe w standardzie TTL, które moga byc wykorzystane do sterowania pomocniczych ukladów mikrokomputera. W torze zlozonym z inwertera Ii, kondensatora Ci i inwertera I2 nastepuje opóznienie impulsów z wyjscia dzielnika czestotliwosci. Odpowiednio130089 3 wlaczona bramka Bi zapewnia uzyskanie na jej wyjsciu impulsów o wspólczynniku wypelnienia róznym od jednej drugiej. Prawidlowo dobrane opóznienie na wyjsciu tej bramki gwarantuje, ze zbocze narastajace impulsu 0i pojawia sie po zaniku impulsu 02, podobnie narastajace zbocze impulsu02 pojawia sie po zaniku impulsu wyjsciowego0i. Uzycie bramek z otwartym kolektorem B2, B3, ukladu wytwarzajacego napiecie odniesienia skladajacego sie z diody Di, opornika R3 i kondensatora C3 wraz z ukladami poziomowania Ri, R2, Di D3 umozliwia uzyskanie amplitudy impulsów0i i02 równej wartosci napiecia zasilajacego o mniejszej wartosci Ui.Zastrzezenie patentowe Uklad do forsowania impulsów zegarowych wykorzystujacy oscylator z rezonatorem kwarco¬ wym i dzielnik czestotliwosci przez dwa lub cztery, znamienny tym, ze wyjscie dzielnika czestotli¬ wosci jest przylaczone do wejscia (Q)l kaskadowo polaczonych trzech inwerterów (Ii, I2,13), przy czym wyjscie ostatniego z nich (13) jest trzecim wyjsciem (E) ukladu wedlug wynalazku, natomiast wyjscie pierwszego z inwerterów (Ii) jest polaczone dodatkowo przez kondensator (Ci) do masy, a do wyjscia drugiego inwertera (I2) jest dolaczone jedno z wejsc pierwszej bramki NAND (Bi) z otwartym kolektorem oraz dwa wejscia drugiej bramki NAND (B2) z otwartym kolektorem,której wyjscie stanowi drugie wyjscie (02) ukladu wedlug wynalazku ijest polaczone poprzez opornik (R2) do dodatniego napiecia zasilajacego (U2) o wiekszej wartosci oraz do anody diody (D3) której katoda jest polaczona z masa poprzez równolegle polaczone opornik (R 3) i kondensator (C3) oraz z katodami dwóch diod (Di, D2), przy czym anoda pierwszej z tych diod (Di) jest dolaczona do mniejszego dodatniego napiecia zasilajacego (Ui), a anoda drugiej diody (D2) do pierwszego wyjscia (0i) ukladu wedlug wynalazku, natomiast drugie wejscie pierwszej bramki NAND (Bi) polaczone jest z wejsciem pierwszego inwertera (Ii), a jej wyjscie jest polaczone przez opornik (R4) z mniejszym napieciem zasilajacym (Ui) i przez kondensator (C2) z masa oraz z wejsciem trzeciej bramki NAND (B3) z otwartym kolektorem, której wyjscie stanowi pierwsze wyjscie (0i) ukladu wedlug wynalazku i jest przez opornik (Ri) dolaczone do wiekszego napiecia zasilajacego (U2).130089 *• *• cg Q Q Q s Qc A *0 UJ o £ 3 ¦CZr—» HI 1 o c & l^1 Ó~A *A 6 Pracownia Poligraficzna W PRL. Naklad 100 egz.Ona 100 zl PL