***NHiiBtetafci wytotl**fcu jrtt ufetad #arflrne*rycje- ttef* 4ta%tlt*at*ra ftapictit i $tadu* <&*Ja$y zwtaso*. ^rafife w fcc^erfesNWil a^U*^W**cyfetf*#cfe i $y» |K)mrtrt^vy^h} |&o 4rMlo napiecia odniesienia..Stan tacbaiki. Znany jest z polskiego opisu pa- iwtfewsgo ar 107X85 ele^troniqaay uklad iródla na- fugeia ^odniesienia, z*qp»trzfniy w diodg roJtrencyj- aa» fetor* w polaczeniu szeregowym z prostownicza dioda 4ajc aapiecle cerujace dla iródla pradowego ifurtfgo Aa 4uw*ystorze bifg»ctonym, w emiter któ- *qg9 jest wlaczony rezyt.tor* Wyjscie tak utworzonego jfcódlft pradowego z iolefctara wyjatemonago pierwsze¬ go tranzystora polaczone Jest korzystnie pczez pierw¬ szy dwójnik z Jawami kolejnych tranzystorów .drugie¬ go i trzeciego. Baza drugiego tranzystora pplaczpna iett M jego &ol«fao*evi i prostownicza 4ioda z drugiej fefeeay przez rezystor .polaczona z jedmyrn biegun.em Jróitta JM£)i$cia aalilajacego* zas #rz,ez udrligHH &ttgunt»i tego zródla.RoKJKttr trfte£i«g$ traftzyswa jfest ^aciKMiy przjtt 4m£i dwGJftik z %ftia 1^S*sfc<»#e ifónliyirtora. W emi¬ tery tranzystorów drugiego i trzeciego sa wlaczone rezystor^ z ofufciej Strony doliczone do drugiego bie- *wia zródla ^wpiecia zasilajacego. Najwieksza war- t*6c ,t*go jiapiecia zasilajacego Ab .moze praktycznie £r«*k*oczyc' zwiekszojiej o .napiecie stabilizacji diody .r<&r©ncyjaej Jsatstlogawej .wartosci .aapiecW kplek- 10 15 20 25 30 tor — ^mifter, Ir^cfeco iWUT^Smi *tar^owiac^o z drugim tr^azyst^fjDi pare rnonoiity^zna.Istot* wyn**a*ku, W ukladzie wedlug wynalazku koiekior pierwsz^o tranzystora jeM pouczony kp- rzystnie ju-rcz igden dwiójnik w pierwszym Wjfile z |e4- ng Mek^oda p,ro5;tvwnic#ej diody 4 baza drugiego oraz kolektorem trz^cie^o tranzystora* który rna ^azf PPlac^poa # 4rji$W w^zle z baza i k,o,lektoxexn czwar¬ tego .t^arizy^ora j eini£erern dttMW#o .trajazystora z kolei P4 jstrpny kioie&ora fol^cz^nyrn prz^z drugi dyójnik z baza pierKSz^o tr^nzysijcira, «atprnjia^t wlaczone w emiter trzeciego tranzystora dwa rezys¬ tory maja wspólny zacisk dolaczony do programu¬ jacego wej&cja; zas druga elektroda prostownicze} diody jes| polaczofcia przez trzeci dwójnife z tytn bie¬ gunem zródla^ do którego jest dolaczony rezystor zródla pradowego, z kolei zas trzeci dwójnltc sklada si^ z rezystofa i kc^nderisatora3 a trzeci i Czwarty tranzys¬ tor stanowi pare monolityczna. tJklad parametrycznego stabilizatora napi^tia i pra¬ du* wedlug wynalazku, w .odniesieniu do znanego stanu techniki, dzieki zastosowaniu tranzystora pra¬ cujacego w konfiguracji wspólnej bazy, 2#peWftia lepsza stabilizacji |rjadu plynacego prze? diode fefe- reiicyjna i umozliwia rozszerzenie .marginesu zrnlan napiecia Jródla za^lajaCego. Ponadto zastosowanie zlozonego z rezystora i kondensatora dwójnifca Wcho¬ dzacego w sklad czw£rnika startowego zapeWnia st.afc ly pobór pfadu ^e zródla zasilajacego, dzieki czeftiu mozliwe jest Wykorzystacie .ukladu wedlug Wynalazku 124 895124 895 jaKJT^wHzacisEowego stabilizatora pradu dla odbior¬ nika wlaczonego w szereg ze zródlem zasilajacym. pbjasnienie rysunku. Przedmiot wynalazku jest uwidoczniony w. przykladzie wykonania na rysunku przedstawiajacym* schemat ideowy ukladu.Przyklad realizacji wynalazku. Uklad para¬ metrycznego stabilizatora napiecia i pradu ma zródlo pradowe zrealizowane na bipolarnym tranzystorze 1 oraz referencyjnej diodzie 2 tworzacej razem z pros¬ townicza dioda 3 dwójnik wlaczony pomiedzy baze tranzystora 1 i dodatni biegun zasilajacego, napiecio¬ wego zródla 4, do którego to bieguna, poprzez rezys¬ tor 5, dolaczony jest równiez emiter wymienionego tranzystora 1. Kolektor tranzystora 1 jest polaczony przez dwójnik 6 w wezle A z katoda prostowniczej diody 7 i kolektorem tranzystora 8 i baza tranzystora 9 majacego kolektor polaczony poprzez dwójnik 10 z baza tranzystora 1. Emiter tranzystora 9 polaczo¬ ny fest w wezle B z baza i kolektorem tranzystora 11 i baza tranzystora 8.Do ujemnego bieguna zródla 4, poprzez rezystor R±, dolaczony jest emiter tranzystora 11 zas poprzez dwa szeregowe rezystory R2 i R3 do wymienionego bieguna zródla 4 dolaczony jest emiter tranzystora 8 przy czym wspólny zacisk tych rezystorów R2 i R3 polaczony jest z programujacym wejsciem C. Anoda diody 7, poprzez dwójnik 12 zlozony z rezystora 13 i kondensatora 14, jest polaczona z dodatnim zas po¬ przez stabilistor 15 z ujemnym biegunem zródla 4.Dzialanie ukladu. W celu pobudzenia ukladu wedlug wynalazku do przejscia w stabilny stan pracy zastosowany zostal czwórnik startowy zlozony ze sta- bilistora 15, dwójnika 12 i prostowniczej diody 7.W momencie wlaczenia zasilajacego zródla 4 nie prze¬ wodzi zaden tranzystor ukladu, jednakze do bazy tran¬ zystora 9, poprzez diode 7, dzieki nieprzewodzeniu stabilistora 15, zaczyna wplywac prad ladowania kon¬ densatora 14. Dzieki temu zapoczatkowany zostaje aktywny stan pracy tranzystora 9 oraz przeplyw pradu miedzy innymi przez referencyjna diode 2 i tranzystor 11. Przeplyw pradu przez referencyjna diode 2 po¬ woduje wzrost napiecia na jej zaciskach i uruchomie¬ nie zródla pradowego na: tranzystorze 1, zas przeplyw pradu przez tranzystor 11 i wlaczony w jego emiter rezystor "Rx wymusza wysterowanie tranzystora 8.Opisany proces dzieki dodatniemu sprzezeniu zwrot¬ nemu poprzez' tranzystor 1 przebiega lawinowo, w kierunku ustalenia sie równowagi statycznej, co w efek¬ cie prowadzi do podskoku potencjalu wezla A w sto¬ sunku do ujemnego bieguna zródla 4. Stabilistor 15 jest tak dobrany, aby w stanie równowagi potencjal wezla A byl4wyzszy od potencjalu wezla utworzonego przez polaczenie dwójnika 12, diody 7 i stabilistora 15, dzieki czemu nie przewodzi pradu dioda 7 i czwór¬ nik startowy nie ma wplywu ha rozplyw pradów w sieci ukladu.Prad lt wymuszony przez zródlo pradu oparte na tranzystorze 1 rozplywa sie w wezle A na prad Ib* bazy tranzystora 9 i prad It—Ib9 kolektora tranzys¬ tora 8. Z emitera tego tranzystora 8 wyplywa prad h—Ib9+Ibs- Sumaryczny spadek napiecia U2 na rezystorach R2 i R3 od pradu emitera tranzystora 8 i pradu progra¬ mujacego Ip wynosi (R2+R3)(Ii+Ib8—Ib^+Ralp* zas spadek napiecia Uj na rezystorze Rt jest równyv Riln -=--¦ Pomiedzy baza i emiterem tranzystora 8 ustala sie spadek napiecia Ubes równy Uj + Ubeh—U2. Przeto 5 kazda przypadkowa zmiana pradu In emitera tranzys¬ tora 11 powoduje zmiane Ubes i dzieki wzmacniaja¬ cemu dzialaniu tranzystora 8 równiez zwielokrotnio¬ na zmiana napiecia pomiedzy jego baza i kolektorem, która to zmiana przenosi sie na wejscie, pracujacego 10 w konfiguracji wspólnej bazy, tranzystora 9 i wymusza jego wysterowanie w takim kierunku, aby zostal przy¬ wrócony wymagany dla stanu równowagi poziomu pradu In równy 15 U. + UbEs-UbEh U. + UTin-^^9- 50 60 gdzie: wspólczynnik UT jest liniowo zalezny od temperatury w skali bezwzglednej i dla temperatury 20 pokojowej wynosi okolo 26 mV. Jezeli spadek napie¬ cia U2 jest dostatecznie duzy lub wartosci pradów IL i I1± sa bliskie sobie, to w przypadku, gdy tranzys¬ tory 8 i 11 wykonane sa jako para monolityczna, sklad- Ix—Ib9, nik Urln - = we wzorze na prad I113 mozna po- 25 In —Ibn minac.Ostatecznie suma pradów I0+I2 plynaca przez: prostownicza diode wynosi In+Ibs—Ib9—Hi i *na praktycznie dzieki wzajemnej kompensacji pradów 30 baz tranzystorów 8 i 9 stala z góry przewidziana war¬ tosc niezalezna od zmian temperatury otoczenia i na¬ piecia zasilajacego zródla 4.Sume pradów I0+I2 mozna programowac przy po¬ mocy pradowego sygnalu Ip, który w konkretnym zasto¬ sowaniu ukladu wedlug wynalazku moze reprezento¬ wac zmiane pradu I0 obciazenia diody 2 dzieki czemu* prad In bedzie podazal za zmianami I0, zas prad I zachowa staly poziom. Staly poziom pradu I2 plyna¬ cego przez referencyjna diode 2 zapewnia stala war¬ tosc pobieranego z jej zacisków napiecia odniesie-^ nia U0.W stanie równowagi statycznej wartosc pradu pobieranego przez uklad wedlug wynalazku ze zród¬ la zasilajacego 4 ma stala wartosc zatem ten uklad moze byc równiez wykorzystany jako dwuzaciskowy stabilizator pradu plynacego przez odbiornik pola¬ czony szeregowo ze zródlem zasilajacym 4. Zmiany napiecia zasilajacego zródla 4 sa przejmowane przez tranzystory 1 i 9 dzieki czemu tranzystory 8 i 11 mo*- ga stanowic pare monolityczna o niewielkich waf^ tosciach maksymalnego dopuszczalnego napiecia ko- lektor-emiter.Tranzystor 9 pracujacy w konfiguracji wspólnej bazy utrzymuje praktycznie stale napiecie o wartosci 55 okolo 0,7 V pomiedzy baza i kolektorem tranzystora 8 dzieki czemu oba tranzystory 8 i 11 stanowiace pa¬ re monolityczna pracuja w zblizonych warunkach w calym zakresie zmian napiecia zasilajacego zródla 4» 35 40 Zastrzezenia patentowe 1. Uklad parametrycznego stabilizatora napiecia i pradu, zaopatrzony w zródlo pradu zrealizowane na bipolarnym tranzystorze oraz referencyjnej diodzie 65 tworzacej razem z prostownicza dioda dwójnik wla-124 895 czony pomiedzy baze wspomnianego tranzystora i jeden biegun zasilajacego zródla, do którego to bie¬ guna poprzez rezystor jest dolaczony równiez emiter tego tranzystora, znamienny tym, ze kolektor tran¬ zystora (1) jest polaczony korzystnie przez dwójnik (6) w wezle (A) z jedna elektroda prostowniczej dio¬ dy (7) i baza tranzystora (9) oraz kolektorem tran¬ zystora (8), który ma baze polaczona w wezle (B) z baza i kolektorem tranzystora (U) i emiterem tran¬ zystora (9) z kolei od strony kolektora polaczonym przez dwójnik (10) z baza tranzystora (1), podczas 10 gdy wlaczone w emiter tranzystora (8) dwa rezystory (R2 i R3) m?ja wspólny zacisk dolaczony do progra¬ mujacego wejscia (C), zas druga elektroda prostow¬ niczej diody (7) jest polaczona przez dwójnik (12) z tym biegunem zródla (4), do którego jest dolaczony rezystor (5). 2. Uklad parametrycznego stabilizatora napiecia i pradu wedlug zastrz. 1, znamienny tym, ze dwój¬ nik (12) sklada sie z rezystora (14) i kondensatora (15), zas tranzystory (8 i 11) stanowia pare monoli¬ tyczna.| ~Jg PL