Przedmiotem wynalazku jest uklad przetwarzajacy sygnal harmoniczny na sygnal proporcjo¬ nalny do jego zespolonej odwrotnosci. Na wyjsciu tego ukladu otrzymuje sie napiecie o amplitudzie proporcjonalnej do odwrotnosci napiecia wejsciowego i fazie przeciwnej do fazy napiecia wejscio¬ wego. Uklad moze byc wykorzystany w przyrzadah i systemach pomiarowych dwójników lub czwórników wieloelementowych oraz tam, gdzie zachodzi koniecznosc odwracania sygnalów pomiarowych.Znany jest dotychczas, opisany w publikacji S. Kozaków, B.Nowicki, K.Sobolewski pt.„Pomiar parametrów nierezonansowych dwójników trójelementowych" w czasopismie „Awtomie- trija„ nr 6,1969, uklad w którym przetwarzanie sygnalu harmonicznego na sygnal proporcjonalny do jego zespolonej odwrotnosci realizowane jest za pomoca dodatniego sprzezenia zwrotnego.Znany jest równiez z opisu zgloszeniowego nr P-220438 inny uklad przetwarzajacy sygnal harmoniczny na sygnal proporcjonalny do jego zespolonej odwrotnosci. Uklad ten przetwarza sygnal wejsciowy o postaci EUx sin ( nym ukladzie zastosowano tor odwracania amplitudy sygnalu, który zawiera uklad mnozacy, uklad dzielacy i dwa detektory amplitudy oraz tor ustalania przeciwnej fazy skladajacy sie z dwóch ukladów pomiaru fazy wzmacniacza róznicowego, wzmacniacza bledu i sterowanego napiecio¬ wego przesuwnika fazy.Sygnal wejsciowy podlegajacy przetwarzaniu jest podawany na wejscie detektora amplitudy sygnalu wejsciowego i wejscie ukladu pomiaru fazy w celu okreslenia jego amplitudy i przesuniecia wzgledem sygnalu odniesienia. Sygnal odniesieniajest podawany na drugie wejscie ukladu pomiaru fazy oraz na wejscie detektora amplitudy sygnalu odniesienia i ukladu mnozacego. Wyjscie ukladu mnozacego jest polaczone z wejsciem sygnalowym przesuwnika fazy natomiast wejscie sterujace przesuwnik jest polaczone poprzez wzmacniacz bledu i wzmacniacz róznicowy z wyjsciami ukla¬ dów pomiaru fazy sygnalu wejsciowego oraz wyjsciowego przetworzonego. Wejscia ukladu dziela¬ cego sa polaczone z wyjsciem przesuwnika fazy oraz wyjsciem detektora amplitudy sygnalu wejsciowego. Wyjscie ukladu dzielacego stanowi wyjscie calego ukladu. Proces przetwarzania sygnalu jest realizowany w dwóch etapach. W pierwszym etapie mnozy sie sygnal odniesienia2 124 509 Esinart przez napiecie stale proporcjonalne do jego amplitudy E i tak przeksztalcony sygnal jest nastepnie przesuwany w fazie do fazy przeciwnej w stosunku do napiecia wejsciowego. Operacja ta jest realizowana w ukladzie nadaznym, w którym regulatorem jest przesuwnik fazy sterowany napieciowo z ukladów pomiaru fazy sygnalu wejsciowego i sygnalu wyjsciowego poprzez uklad róznicowy i wzmacniacz bledu.W drugim etapie przesuniety sygnal jest dzielony w ukladzie dzielacym przez napiecie stale proporcjonalne do amplitudy sygnalu wejsciowego, otrzymywane z detektora amplitudy tego sygnalu.Wada wymienionego ukladu ze sprzezeniem zwrotnym jest jego potencjalna niestabilnosc, wynikajaca z zastosowanego w nim dodatniego sprzezenia zwrotnego. Tylko w ograniczonych przedzialach zmian amplitudy i fazy napiecia odwracanego spelnione sa warunki stabilnosci. A zatem w ogólnym przypadku uklad ten nie rozwiazuje problemu przetwarzania sygnalu na jego zespolona odwrotnosc.Natomiast uklad znany ze zgloszenia P-220438 jest stosunkowo wolny, co wynika z nadaznej zasady jego dzialania, w zakresie odwracania fazy. Czasy pomiaru faz sygnalów wejsciowego i wyjsciowego oraz stala czasowa regulacji fazy powoduja opóznienie czasowe ustalania sie fazy sygnalu wejsciowego. Wskutek tego omawiany uklad moze byc stosowany w przyrzadach pomia¬ rowych z regulacja reczna natomiast jest zbyt wolny do zastosowan w systemach pomiarowych, zwlaszcza sterowanych komputerowo, gdzie wymagana jest duza przepustowosc a wiec i szybkie metody oraz uklady pomiarowe.Uklad przetwarzajacy wedlug wynalazku posiada w jednym torze detektor fazoczuly pola¬ czony z ukladem mnozacym a w drugim torze detektor fazoczuly polaczony z ukladem mnozacym poprzez wzmacniacz odwracajacy faze. Podlegajacy przetwarzaniu sygnal wejsciowy EUx sin (ot + pierwszy jest synchronizowany sygnalem odniesienia E sin lem przesunietym w przesuwniku fazowym w stosunku do sygnalu odniesienia o 90°. Odpowiednio na drugie wejscie ukladu mnozacego pierwszego toru podawany jest sygnal odniesienia natomiast na drugie wejscie ukladu mnqzacego drugiego toru podawany jest sygnal odniesienia poprzez przesuwnik fazowy przesuwajacy faze o 90°. Wyjscia obu ukladów mnozacych doprowadzone sa do wejsc sumatora, którego wyjscie dolaczone jest do jednego wejscia ukladu dzielacego. Drugie wejscie ukladu dzielacego jest polaczone poprzez kwadrator z wejsciem detektora amplitudy sygnalu przetwarzanego. Na wyjsciu ukladu dzielacego otrzymuje sie sygnal l/Uxsin(cot-<^x).Przedmiot wynalazku jest pokazany w przykladzie wykonania na rysunku przedstawiajacym schemat blokowy ukladu przetwarzajacego sygnal harmoniczny na sygnal proporcjonalny do jego zespolonej odwrotnosci.Sygnal wejsciowy doprowadzany jest do wejscia We 1, które polaczone jest z wejsciami dwóch detektorów fazoczulych 1 i 2 oraz z wejsciem detektora amplitudy 9. Sygnal odniesienia doprowa¬ dza sie do wejscia We 2 ukladu polaczonego z drugim wejsciem detektora fazoczulego 1, z wejsciem przesuwnika fazowego 5 zmieniajacego faze o 90° oraz z wejsciem ukladu mnozacego 3. Wyjscie przesuwnika fazowego 5 doprowadzone jest do wejscia drugiego ukladu mnozacego 4 oraz do drugiego wejscia detektora fazoczulego 2, którego wyjscie dolaczone jest poprzez wzmacniacz 6 odwracajacy faze do drugiego wejscia ukladu mnozacego 4. Wyjscie detektora fazoczulego 1 polaczone jest z drugim wejsciem ukladu mnozacego 3 natomiast wyjscia ukladów mnozacych 3 i 4 doprowadzone sa do wejsc sumatora 7, którego wyjscie dolaczonejest do wejscia ukladu dzielacego 8. Wyjscie detektora amplitudy 9 polaczone jest poprzez kwadrator 10 z drugim wejsciem ukladu dzielacego 8, którego wyjscie stanowi wyjscie ukladu wedlug wynalazku. Podlegajacy przetwarza¬ niu sygnal wejsciowy EUx sin (cot + nia E sin co t podawany jest na We 2. Na wyjsciu detektorów fazoczulych 1 i 2 otrzymuje sie odpowiednio sygnaly EUxcoscot oraz EUxsincot. Sygnal wyjsciowy pierwszego detektora fazo¬ czulego 1 mnozony jest z sygnalem odniesienia E sin cot w ukladzie mnozacym 3 na wyjsciu którego otrzymuje sie sygnal E2Uxcosotsina»t. Sygnal wyjsciowy drugiego detektora fazoczulego 2 po zmianie znaku we wzmacniaczu 6 jest mnozony z przesunietym o 90° sygnalem odniesienia w ukla¬ dzie mnozacym 4. Na wyjsciu ukladu mnozacego 4 otrzymuje sie sygnal — E2Uxsin cotcoscot. Po124 509 3 zsumowaniu w sumatorze 7 przebiegów wystepujacych na wyjsciach ukladów mnozacych 3 i 4 otrzymuje sie sygnal E2Uxsin(at- drugie wejscie ykladu dzielacego 8 podawany jest sygnal (EUx)2 otrzymywany w wyniku detekcji sygnalu wejsciowego wykonanej za pomoca detektora amplitudy 9 i podniesienia do kwadratu odwiedni EUx w kwadratorze 10. Na wyjsciu ukladu dzielacego 8 pojawia sie sygnal 1/Ux sin (at - wego EUx sin (cot -I- Zastrzezenie patentowe Uklad przetwarzajacy sygnal harmoniczny na sygnal proporcjonalny do jego zespolonej odwrotnosci zawierajacy detektor amplitudy, przesuwnik fazowy, uklady mnozace oraz uklad dzielacy, znamienny tym, ze posiada w jednym torze detektor fazoczuly (1) polaczony z ukladem mnozacym (3), przy czym jedno wejscie detektora fazoczulego (1) polaczonejest z wejsciem (WE 1) sygnalu przetwarzanego, natomiast drugie wejscie detektora fazoczulego (1) i drugie wejscie ukladu mnozacego (3) polaczone jest z wejsciem (WE 2) sygnalu odniesienia, analogicznie w drugim torze detektor fazoczuly (2) polaczony jest z ukladem mnozacym (4) poprzez wzmacniacz (6) odwraca¬ jacy faze, przy czym jedno wejscie detektora fazoczulego (2) polaczone jest z wejsciem (WE1) sygnalu przetwarzanego a drugie wejscie detektora fazoczulego (2) i drugie wejscie ukladu mnoza¬ cego (4) polaczone jest z wejsciem (WE 2) sygnalu odniesienia poprzez przesuwnik fazowy (5) natomiast wyjscia obu ukladów mnozacych (3 i 4) doprowadzone sa do wejsc sumatora (7), którego wyjscie polaczone jest zjednym wejsciem ukladu dzielacego (8), ponadto do wejscia (WE 1) sygnalu dolaczony jest detektor amplitudy (9), zas wyjscie tego detektora dolaczonejest poprzez kwadrator (10) do drugiego wejscia ukladu dzielacego (8), którego wyjscie stanowi wyjscie calego ukladu.124509 Pnicounid Poligra!U7n;i l P PKl Nakl.ul \ 2i) clv (Vn;i UH) /l PLThe subject of the invention is a system that converts a harmonic signal into a signal proportional to its complex inverse. At the output of this system, a voltage with an amplitude proportional to the inverse of the input voltage and the phase opposite to the phase of the input voltage is obtained. The system can be used in devices and measuring systems of two-point or multi-element cross-pieces and where there is a need to invert measuring signals. It is known so far, described in the publication by S. Kozaków, B. Nowicki, and K. Sobolewski, entitled "Measurement of non-resonance parameters of three-element two-point terminals" in the magazine "Awtomie- trija" No. 6,1969, a system in which the processing of a harmonic signal into a signal proportional to its complex inverse is carried out by means of a positive feedback. It is also known from the application description No. P-220438 another system converting a harmonic signal into a signal proportional to its complex inverse. This system processes the input signal in the form of EUx sin (this system uses the signal amplitude inversion circuit, which includes a multiplier, a divider and two amplitude detectors, and a path for determining the opposite phase consisting of two phase measurement systems of a differential amplifier, error amplifier is controlled voltage phase shifter. The input signal to be processed is applied to the input of the input amplitude detector and the input of the phase measuring circuit to determine its amplitude and offset with respect to the reference signal. The reference signal is applied to the second input of the phase measuring circuit and to the input of the reference signal amplitude detector and the multiplier. The output of the multiplier is connected to the signal input of the phase shifter, while the control input of the shifter is connected via the error amplifier and the differential amplifier to the outputs of the phase measuring circuit of the input and converted output. The divider inputs are connected to the output of the phase shifter and the output of the amplitude detector of the input signal. The output of the divider is the output of the whole circuit. The signal processing is carried out in two stages. In the first step, the Esinart reference signal2 124 509 is multiplied by a voltage constantly proportional to its amplitude E, and the signal transformed in this way is then phase-shifted to the opposite phase to the input voltage. This operation is carried out in a transmission system, in which the regulator is a phase shifter, controlled by voltage from the input signal and output signal phase measuring systems through a differential circuit and an error amplifier. In the second stage, the shifted signal is divided in the dividing circuit by a voltage constantly proportional to the amplitude of the input signal obtained from an amplitude detector of this signal. A disadvantage of said feedback system is its potential instability resulting from the positive feedback applied therein. Only in limited ranges of changes in amplitude and phase of the reversed voltage are the conditions of stability fulfilled. Thus, in a general case, this circuit does not solve the problem of signal processing into its complex inverse, while the circuit known from the P-220438 request is relatively slow, which results from its principle of phase inversion. The measurement times of the phases of the input and output signals and the time constant of the phase adjustment cause a time delay in the phase setting of the input signal. As a result, the discussed system can be used in measuring instruments with manual control, while it is too slow to be used in measuring systems, especially computer-controlled, where a large throughput is required, and therefore also fast methods and measuring systems. The detector phase-sensitive connected to the multiplier, and in the second track, the detector phas-sensitive connected to the multiplier through the phase-inverting amplifier. The input signal EUx sin (ot + the first one is synchronized with the reference signal E sin l shifted in the phase shifter in relation to the reference signal by 90 °. Accordingly, the second input of the multiplier of the first path is fed with the reference signal, and the second input of the multiplier of the second path) the reference signal is fed through the phase shifter shifting the phase by 90 °. The outputs of both multipliers are led to the inputs of the adder, the output of which is connected to one input of the divider. The second input of the divider is connected via a quadrator to the input of the amplitude detector of the processed signal. of the divider, the signal l / Uxsin (cot - <^ x) is obtained. The subject of the invention is shown in the example of the embodiment in the drawing showing the block diagram of the circuit converting the harmonic signal into a signal proportional to its complex inverse. The input signal is fed to the inputs a In 1, which is connected to the inputs of the two phase-sensitive detectors 1 and 2 and to the input of the amplitude detector 9. The reference signal is fed to the input of In 2 of the circuit connected to the second input of the phase-sensitive detector 1, with the input of the phase shifter 5 changing the phase by 90 ° and with the input of the multiplier 3. The output of the phase shifter 5 is led to the input of the second multiplier 4 and to the second input of the phase-sensitive detector 2, the output of which is connected through the phase-reversing amplifier 6 to the second input of the multiplier 4. The output of the phasensitive detector 1 is connected with the second input of the multiplier 3, while the outputs of the multipliers 3 and 4 are connected to the inputs of the adder 7, whose output is connected to the input of the divider 8. The output of the amplitude detector 9 is connected through a quadrator 10 to the second input of the divider 8, the output of which is the output of the divider 8 according to the invention. The input signal EUx sin to be processed (cot + E sin co t is given to In 2. At the output of the phasensitive detectors 1 and 2, the signals EUxcoscot and EUxsincot are obtained, respectively. The output of the first phase-sensitive detector 1 is multiplied with the reference signal. E sin cot in the multiplier 3 at the output of which the signal E2Uxcosotsina »t is obtained. The output signal of the second phase-sensitive detector 2 after changing the sign in the amplifier 6 is multiplied with the reference signal shifted by 90 ° in the multiplier 4. At the output of the multiplier 4 one receives the signal - E2Uxsin cotcoscot. After124 509 3 summing up in the adder 7 waveforms appearing on the outputs of the multipliers 3 and 4 one receives the E2Uxsin signal (at- the second input of the divider 8 is given the signal (EUx) 2 received as a result of the input signal detection using the amplitude detector 9 and squaring the reference EUx in the square 10. At the output of the divider 8 appears signal 1 / Ux sin (at - w eux sin (cot -I- Patent claim) Circuit converting a harmonic signal into a signal proportional to its complex inverse, including an amplitude detector, a phase shifter, multipliers and a divider, characterized by the fact that it has in one path phase-sensitive detector (1) connected to the multiplier (3), where one input of the phase-sensitive detector (1) is connected to the input (IN 1) of the processed signal, while the second input of the phase-sensitive detector (1) and the second input of the multiplier (3) are connected with the input (IN 2) of the reference signal, analogically in the second path the phase-sensitive detector (2) is connected to the multiplier (4) through the phase-reversing amplifier (6), where one input of the phase-sensitive detector (2) is connected to the input ( IN1) of the processed signal and the second input of the phase-sensitive detector (2) and the second input of the multiplier (4) are connected to the input (IN 2) of the reference signal through a phase shifter (5) while the outputs of both multipliers (3 and 4) are connected to the inputs of the adder (7), the output of which is connected to one input of the divider (8), moreover, the amplitude detector (9) is connected to the input (IN 1) of the signal, and the output of this the detector is connected via a quadrator (10) to the second input of the divider (8), the output of which is the output of the whole circuit. 124509 Pnicounid Poligra! U7n; il P PKl Nakl.ul \ 2i) clv (Vn; i UH) / l PL