Opis patentowy opublikowano: 15.11.1984 123 402 Int. Cl.3 H02P 13/32 G05F 1/46 CZYIELNIA 1) «Hii Pnlantoweao Twórcy wynalazku: Jerzy Kontny, Wojciech Rubrycki Uprawniony z patentu: Centrum Komputerowych Systemów Automaty¬ ki i Pomiarów „MERA-ELWRO", Wroclaw (Polska) tl ItHlNIj Sposób modulacji wspólczynnika wypelnienia w stabilizowanych zasilaczach kluczowanych oraz uklad do realizacji modulacji wspólczynnika 'wypelnienia w stabilizowanych zasilaczach kluczowanych Wynalazek dotyczy sposobu modulacji wspól¬ czynnika wypelnienia w stabilizowanych zasila¬ czach kluczowanych oraz ukladu do realizacji mo¬ dulacji wspólczynnika wypelnienia w stabilizowa¬ nych zasilaczach kluczowanych, czyli zasilaczach o impulsowej stabilizacji napiecia stalego, stoso¬ wanych zwlaszcza w rozbudowanych systemach elektronieznyc h.Znane zasady modulacji wspólczynnika wypel¬ nienia'" w stabilizowanych zasilaczach kluczowanych .oparte sa o modulacje fazy przy stalej czestotli¬ wosci lub o modulacje czestotliwosci przy stalym czasie zalaczania elementu kluczujacego.Znane uklady realizujace wskazane sposoby mo¬ dulacji wspólczynnika wypelnienia w impulsowych stabilizatorach napiecia stalego zbudowane sa w oparciu o modulator, który w zaleznosci od za¬ stosowanego sposobu zmienia szerokosc impulsu sterujacego praca elementu kluczujacego przy sta¬ lej czestotliwosci, badz czestosc impulsów steruja¬ cych przy stalym czasie zalaczania elementu klu¬ czujacego.Znane uklady modulatorów wspólczynnika wy¬ pelnienia w stabilizowanych zasilaczach kluczowa¬ nych, pracujacych na zasadzie modulacji fazy nie zapewniaja poprawnej pracy stabilizatora przy zmianach obciazenia od zera do wartosci nominal¬ nej i wymagaja wyposazenia we wstepne obciaze¬ nie, co obniza sprawnosc zasilacza. 10 15 20 25 30 Znane uklady modulatorów czestotliwosci zala¬ czania elementu kluczujacego w stabilizatorach sa niedogodne z uwagi na powstawanie trudnych do wyeliminowania zaklócen oraz na trudnosci wyni¬ kajace ze znieksztalcen impulsów przy przenosze¬ niu ich przez ¦transformatory. iZnany jest tez sposób impulsowej stabilizacji na¬ piecia stalego i uklad do realizacji tego sposobu, bedace przedmiotem opisu patentowego w PRL nr 105 247. Istota tego sposobu polega na bramko¬ waniu impulsów sterujacych praca czlonu kluczu¬ jacego przy pomocy sygnalu zaleznego od napiecia stabilizowanego. Dzialanie ukladu wedlug tego roz¬ wiazania polega na tym, ze napiecie stabilizowane porównywane jest w komparatorze z napieciem odniesienia, a sygnal wyjsciowy komparatora za posrednictwem ukladów bramkujacych oddzialywu- je na dlugosc ciagu impulsów sterujacych praca zespolu kluczujacego. Przez dobór sprzezenia zwrotnego w komparatorze ksztaltuje sie wymaga¬ na szerokosc petli histereizy zmian napiecia stabi¬ lizowanego.Rozwiazanie to posiada jednak wady zwiazane z praca ukladu z dwoma róznymi, znacznie róznia¬ cymi sie od siebie czestotliwosciami. Jedna to cze¬ stotliwosc generatora czyli czestotliwosc impulsów sterujacych w ciagu o regulowanej dlugosci, a dru¬ ga — czestotliwosc regulacji w petli sprzezenia zwrotnego. Fakt ten podwyzsza koszty filtru wyj- 123 4023 123 492 4 solowego stabilizatora oraz zwieksza objetosc za¬ silacza.Celem wynalazku jest opracowanie sposobu mo¬ dulacji wspólczynnika wypelnienia w kluczowanych zasilaczach stabilizowanych oraz ukladu do reali¬ zacji tego sposobu, pozwalajacego na pelne< zmiany obciazenia od zera do wartosci nominalnej. .Cel ten osiagnieto poprzez wprowadzenie w ukla¬ dzie stabilizatora z modulacja fazy przy stalej cze¬ stotliwosci, plynnego przejscia do modulacji cze¬ stotliwosci przy stalym czasie zalaczania elementu kluczujacego. Przejscie to nastepuje w przypadku, gdy dalsze stabilizujace dzialanie ukladu z modu¬ lacja fazy jest niemozliwe. Ma to miejsce, gdy maleje prad obciazenia lub rosnie napiecie wej¬ sciowe, stabilizatora poza okreslone wartosci, wzglednie obie te zmiany zachodza równoczesnie.Uklad wedlug wynalazku zbudowany jest z kom¬ paratora, porównujacego napiecie stabilizatora z na¬ pieciem wyjsciowym integratora, a sygnal z wyj¬ scia koimaratora wyzwala generator minimalnego czasu zalaczania elementu kluczujacego oraz jest jednoczesnie kierowany na wejscia drugiego i trze¬ ciego funktora logicznego. Sygnaly z generatora minimalnego czasu zalaczania i z drugiego funkto¬ ra sa podawane na wejscia pierwszego funktora, a sygnal z wyjscia pierwszego funktora wyzwala generator przymusowego wylaczania, dajacy im¬ puls kierowany na wyjscie ukladu modulatora i sterujacy momentem wylaczania elementu klu¬ czujacego. Zalaczaniem tego elementu steruje syg¬ nal z wyjscia trzeciego funktora przy podaniu na jego wejscie negujace sygnalu z generatora mak¬ symalnego czasu zalaczania elementu kluczujacego, podawanego równiez na drugie wejscie drugiego funktora. Generator ten jest wyzwalany przez syg¬ nal z generatora przymusowego wylaczania, poda¬ wany równiez na wejscie integratora.Modulator wspólczynnika wypelnienia w ukladzie wedlug wynalazku w szczególnosci znajduje za¬ stosowanie w stabilizatorach, w których wystepuja duze zmiany napiecia'wejsciowego i pradu obcia¬ zenia. Rozwiazanie to eliminuje koniecznosc sto¬ sowania wstepnego obciazenia, co podnosi spraw¬ nosc energetyczna zasilacza, zmniejsza jego obje¬ tosc. Zrealizowanie plynnej pracy stabilizatora przy dynamicznych zmianach napiecia wejsciowego i pradu obciazenia podnosi jego niezawodnosc.Wynalazek zostanie objasniony w oparciu o ry¬ sunek, na którym fig. 1 przedstawia schemat funk¬ iejonaljiy modulatora, a fig. 2 - przebiega napiec w wybranych punktach modulatora. Komparator K ma na wejsciach podlaczone napiecie stabilizo¬ wane Ust i napiecie z integratora I, a jego wyj¬ scie jfest polaczone z wejsciem generatora mini¬ malnego czasu zalaczania Gl oraz z wejsciami dru¬ giego i trzeciego funktora F2 i P3, Impulsy z ge¬ neratora minimalnego czasu zalaczania Gl i z dru¬ giego funktora F2 po przejsciu przez pierwszy funktór FI steruja wyzwalaniem generatora przy¬ musowego wylaczania G2, z którego sygnal podaje sie na wejscie integratora I oraz generatora mak¬ symalnego czasu zalaczania G3. Wyjscie genera¬ tora maksymalnego czasu zalaczania G3 polaczone jest z drugim wejsciem drugiego, funktora F2 oraz z negujacym wejsciem trzeciego funktora F3. Dzia¬ lanie ukladu jest nastepujace: komparator K po¬ równuje napiecie stabilizowane Ust' z napieciem wyjsciowym integratora I, które ma charakter przebiegu piloksztaltnego o amplitudzie zmieniaja¬ cej sie w zalozonych granicach Upi -r- Up2.W momencie zrównania sie napiecia stabilizowa¬ nego Ust = Usti z napieciem integratora Ul na wyjsciu komparatora K pojawia sie poziom wysoki sygnalu, który po przejsciu przez trfeci funktor F3 wyznacza na wyjsciu ZAL ukladu modulatora mo¬ ment zalaczania elementu kluczujacego stabilizato¬ ra. Wylaczenie elementu kluczujacego nastapi, gdy na wyjsciu WYL ukladu modulatora pojawi sie imtpuLliS o dlugosci T2 wygenerowany przez genera¬ tor przymusowego wylaczania G2, który zostal wyzwolony koncem impulsu o dlugosci rs z ge¬ neratora maksymalnego czasu zalaczania G3. W ten sposób dla napiecia stabilizowanego Ust zmie¬ niajacego sde w granicach Ust2 -S- Up2 regulowac" ny jest moment zalaczania elementu kluczujacego stabilizatora przy stalej czestotliwosci f, wyznaczo¬ nej okresem t= T2-\- t$ Jesli chwilowa wartosc napiecia stabilizowanego Ust osiagnie wartosc Ust2, przy której czas zala¬ czenia elementu kluczujacego ts bylby mniejszy od minimalnego czasu zalaczania n, wyznaczanego przez generator minimalnego czasu zalaczania Gl, wówczas nastapi przejscie ukladu do pracy z mo¬ dulacja czestotliwosci poprzez opóznianie wyzwa¬ lania generatora przymusowego wylaczania G2, który w takim przypadku bedzie wyzwalany kon¬ cem impulsu o dlugosci- ri. 2. Uklad modulacji wspólczynnika wypelnienia, w stabilizowanych zasilaczach kluczowanych, zbu¬ dowany ze znanych elementów komparatora, inte¬ gratora, wyzwalanych generatorów .pojedynczych impulsów oraz funktorów logicznych, znamienny tym, ze na pierwsze wejscie komparatora (K) po¬ daje sie napiecie stabilizatora (Ust), na drugie — sygnal z wyjscia integratora (I), sterowanego wyj¬ sciem generatora przymusowego wylaczania (G2), natomiast sygnal z wyjscia komparatora (K) ste¬ ruje wyzwalaniem generatora minimalnego czasu zalaczania (Gl) oraz po przejsciu przez trzeci funk¬ tor (F3) przy podaniu na jego wejscie negujace sygnalu z generatora maksymalnego czasu zalacza¬ nia (G3), wyzwalanego sygnalem z generatora przy¬ musowego wylaczania (G2), steruje momentem za¬ laczania elementu kluczujacego stabilizatora, nato- 15 20 25 30 35 40 45 50 55 60 PL