Przedmiotem wynalazku jest uklad nadnapieciowe¬ go zabezpieczenia wyjscia zasilacza pólprzewodni¬ kowego.Znany jest uklad nadnapieciowego zabezpieczenia wyjscia zasilacza, w którym nadnapieciowy uklad progowy bezzwlocznie steruje uklad tyrystorowy zwie¬ rajacy wyjscie zasilacza w przypadku wzrostu napiecia, przy czym przywrócenie stanu prawidlowej pracy wy¬ maga ingerencji obslugi lub nastepuje samoczynnie po pewnej zwloce czasowej.Wada znanego ukladu jest bezzwloczne pobudzanie ukladu tyrystorowego zwierajacego wyjscie zasilacza, co w przypadku wystapienia nawet krótkotrwalych przepiec prowadzi do zaniku napiecia wyjsciowego zasilacza.Istota rozwiazania wedlug wynalazku jest uklad, w którym wyjscie podstawowe nadnapieciowego ukla¬ du progowego jest polaczone z wejsciem wzmacnia¬ cza redukujacego, w którego obwód dodatniego sprze¬ zenia zwrotnego wlaczony jest czlon czasowy i którego wyjscie jest polaczone z wejsciem sterujacym ukladu zwierajacego. Wyjscie dodatkowe nadnapieciowego ukla¬ du progowego jest polaczone z koncówkami dwójni- ków uzupelniajacego i odniesienia oraz z wejsciem wzmacniacza bledu. Druga koncówka dwójnika od¬ niesienia jest polaczona z masa ukladu zasilacza, do której przylaczone sa równiez masa wzmacniacza bledu i masa ukladu zwierajacego. Wejscie ukladu zasila¬ cza jest polaczone z wejsciem regulatora szeregowe¬ go i anoda diody posredniczacej, której katoda jest 10 15 20 25 30 polaczona z wejsciem zasilajacym wzmacniacza re¬ dukujacego. Wyjscie regulatora szeregowego jest po¬ laczone z druga koncówka dwójnika uzupelniajacego, wejsciem nadnapieciowego ukladu progowego, wejs¬ ciem zwierajacym ukladu zwierajacego i z wyjsciem ukladu zasilacza, przy czym wejscie sterujace regula¬ tora szeregowego jest polaczone z wyjsciem wzmac¬ niacza bledu.Zaleta rozwiazania wedlug wynalazku jest niewraz- liwosc ukladu na krótkotrwaly wzrost napiecia wyjscio¬ wego przy jednoczesnym bezzwlocznym ogranicza¬ niu wzrostu napiecia wyjsciowego do poziomu okres¬ lonego przez nadnapieciowy uklad progowy.Przedmiot wynalazku przedstawiono w przykladzie wykonana na rysunku, który przedstawia uklad w sche¬ macie blokowym. Wyjscie podstawowe nadnapiecio¬ wego ukladu progowego U jest polaczone z wejsciem wzmacniacza redukujacego P, w którego obwód do¬ datniego sprzezenia zwrotnego wlaczony jest czlon czasowy T i którego wyjscie jest polaczone z wejsciem sterujacym ukladu zwierajacego UZ. Wyjscie dodatko¬ we nadnapieciowego ukladu progowego U jest pola¬ czone z koncówkami dwójników uzupelniajacego Dk i odniesienia Do oraz z wejsciem wzmacniacza bledu W. Druga koncówka dwójnika odniesienia Do jest polaczone z masa ukladu zasilacza 2, do której przy¬ laczone sa równiez masa wzmacniacza bledu W i ma¬ sa ukladu zwierajacego UZ. Wejscie ukladu zasilacza 1 jest polaczone z wejsciem regulatora szeregowego RS i anoda diody posredniczacej D, której katoda 123 153123 153 jest polaczona z wejsciem zasilajacym wzmacniacza redukujacego P. Wyjscie regulatora szeregowego RS jest polaczone z druga koncówka dwójnika uzupelnia¬ jacego Dk, wejsciem nadnapieciowego ukladu pro¬ gowego U, wejsciem zwierajacym ukladu zwieraja¬ cego UZ i z wyjsciem ukladu zasilacza 3, przy czym wejscie sterujace regulatora szeregowego RS jest po¬ laczone z wyjsciem wzmacniacza bledu W.W przypadku wzrostu napiecia na wyjsciu ukladu zasilacza 3 nastepuje pobudzenie nadnapieciowego ukladu progowego U, który poprzez wyjscie podsta¬ wowe wysterowuje wzmacniacz redukujacy P oraz poej^w^jscie dodatkowe pobudza wzmacniacz ble- dUAW^i^zmacalaot.Bledu W powoduje przyblokowa- nje regulatora szeregowego RS. Jezeli oddzialywanie nji regulator szeregowy jest nieskuteczne to wówczas n^etmj«^zwierBjiie Wyjscia ukladu zasilacza 3 przez uk!a4.i7Jeraja£y UZ; do poziomu okreslonego przez nadnapieciowy uklacT progowy U. Równoczesnie z wysterowaniem wzmacniacza redukujacego P zostaje pobudzony czlon czasowy T. Jezeli w okresie czasu odmierzanego przez czlon czasowy T zaklócenie nie ustapi, to wówczas nastepuje przerzutnikowe dziala¬ nie wzmacniacza redukujacego P i pelne wysterowa¬ nie ukladu zwierajacego UZ, który poprzez wejscie zwierajace powoduje zwarcie wyjscia ukladu zasila¬ cza 3. Dioda posredniczaca D zapewnia zasilanie wzmacniacza redukujacego P i ukladu zwierajacego UZ w przypadku zaniku napiecia na wyjsciu ukladu zasilacza 3.Rozwiazanie ukladu wedlug wynalazku znajduje zastosowanie w zasilaczach pólprzewodnikowych przez¬ naczonych do zasilania zabezpieczen elektroenerge¬ tycznych.Zastrzezenie patentowe 5 Uklad nadnapieciowego zabezp eczenia wyjscia za¬ silacza, wyposazony w nadnapieciowy uklad progowy oraz uklad zwierajacy, znamienny tym, ze wyjscie podstawowe nadnapieciowego ukladu progowego (U) 10 jest polaczone z wejsciem wzmacniacza redukujace¬ go (P), w którego obwód dodatniego sprzezenia zwrot¬ nego wlaczony jest czlon czasowy (T) i którego wyjs¬ cie jest polaczone z wejsciem sterujacym ukladu zwie¬ rajacego (UZ), jednoczesnie wyjscie dodatkowe nad- 15 napieciowego ukladu progowego (U) jest polaczone z koncówkami dwójników uzupelniajacego (Dk) i od¬ niesienia (Do) oraz z wejsciem wzmacniacza bledu (W), przy czym druga koncówka dwójnika odniesie¬ nia (Do) jest polaczona z masa ukladu zasilacza (2), 20 do której przylaczona jest równiez masa wzmacniacza bledu (W) i masa ukladu zwierajacego (UZ), nato¬ miast wejscie ukladu zasilacza (1) jest polaczone z wejsciem regulatora szeregowego (RS) i anoda diody posredniczacej (D), której katoda jest polaczona z 25 wejsciem zasilajacym wzmacniacza redukcjacego (P), równoczesnie wyjscie regulatora szeregowego (RS) jest polaczone z druga koncówka dwójnika uzupelnia¬ jacego (Dk), wejsciem nadnapieciowego ukladu pro¬ gowego (U), wejsciem zwierajacym ukladu zwiera- 30 jacego (UZ) i z wyjsciem ukladu zasilacza (3), przy czym wejscie sterujace regulatora szeregowego (RS) jest polaczone z wyjsciem wzmacniacza bledu (W) LDD 2-d 2, Ty. 8241400,184, n. 90+20 egz.Cena 100 zl PL