Przedmiotem wynalazku jest uklad polaczen stabilizatora napiecia stalego dodatniego i ujem¬ nego z ograniczeniem pradów obciazenia, przezna¬ czony w szczególnosci do zasilania urzadzen elek¬ tronicznych zbudowanych z wykorzystaniem scalo¬ nych wzmacniaczy operacyjnych, wymagajacych za¬ silania napieciem symetrycznym dodatnim i ujem¬ nym.Dotychczas znane sa uklady stabilizatorów na¬ piecia z zabezpieczeniem tranzystorów szerego¬ wych przed skutkami zwarcia lub przeciazenia sta¬ bilizatora. Uklady te realizowane sa za pomoca napieciowych wzmacniaczy sygnalu bledu, zawie¬ rajacych badz wspólpracujacych z ukladem zabez¬ pieczenia przed skutkami zwarcia lub przeciazenia stabilizatora.Znany jest równiez uklad z polskiego o-pisu pa¬ tentowego nr 912 283, posiadajacy rezystor pomia¬ rowy umieszczony miedzy zaciskiem wejsciowym stabilizatora a regulujacym tranzystorem szerego- 20 wym. Przytoczone znane uklady przeznaczane sa do stabilizacji jednego rodzaju napiecia a wiec napiecia dodatniego lub napiecia ujemnego. Ukla¬ dy te sa rozbudowane i wymagaja skomplikowanej regulacji przy uruchamianiu stabilizatora. Ponadto 25 uklady te latwo wzbudzaja sie, zwlaszcza przy wspólpracy w urzadzeniach systemowych, pracu¬ jacych ze wspólnym zasilaczem niestabilizowanym przy polaczeniu z nim dlugimi liniami doprowa¬ dzajacymi. ,n 10 15 Celem wynalazku jest usuniecie podanych nie¬ dogodnosci przez opracowanie nowego rozwiaza¬ nia konstrukcyjnego stabilizatora napiecia stalego dodatniego i ujemnego, prostego ukladowo, zabez¬ pieczonego przed mozliwoscia wzbudzenia- sie przy pracy w urzadzeniach systemowych, a przecietnym wspólczynniku1 stabilizacji, odpornego na zwar¬ cia w obwodzie wyjsciowym, zabezpieczonego przed mozliwoscia pomylek w doprowadzeniu napiecia zasilajacego dodatniego lub ujemnego oraz zabez¬ pieczonego przed wystapieniem chwilowych prze¬ piec w obwodzie wyjsciowym.Cel ten osiagnieto przez zastosowanie rezystan- cyjnego dzielnika napiecia skladajacego sie z trzech rezystorów, który wlaczony jest na wejsciu stabi¬ lizatora pomiedzy szyny ujemnego i dodatniego napiecia zasilajacego, przy czym z jednego rezy¬ stora tego dzielnika dolaczonego do szyny dodat¬ niego napiecia zasilajacego, sterowany jest obwód baza—emiter tranzystora typu „pnp" z szerego¬ wym rezystorem pomiarowym zródla pradu, a ko¬ lektor tego tranzystora polaczony jest z dioda Ze- nera dodatniego napiecia odniesienia1 i baza pier¬ wszego tranzystora regulacyjnego, natomiast z dru¬ giego rezystora dzielnika dolaczonego do szyny ujemnego napiecia zasilajacego sterowany jest obwód baza—emiter tranzystora typu „npn" z sze¬ regowym rezystorem pomiarowym zródla pradu, a kolektor tego tranzystora polaczony jest z dioda Zenera ujemnego napiecia odniesienia i baza dru- 119 4383 giego tranzystora regulacyjnego.Ponadto w ukladzie polaczen stabilizatora we¬ dlug wynalazku, bazy tranzystorów zespolu ogra¬ niczenia pradowego polaczone sa z kolektorami ?t]^nzys|orów^eguI^cyjnych, emitery tranzystorów zespolu ograniczeni^ pradowego polaczone sa z szy¬ nami dodatniego i [ujemnego napiecia zasilajacego, *a kolektor iednegi tranzystora zespolu polaczony Jjest z punktem lazacym pierwszy i trzeci rezy¬ stor dzielnika^" natomiast kolektor drugiego tran¬ zystora zespolu polaczony jest z punktem lacza¬ cym drugi i trzeci rezystor dzielnika. Istotnym j«§t równiez odpowiednie dolaczenie dwójników ko¬ rekcji czestotliwosciowej i diod zabezpieczajacych do elektrod tranzystorów regulacyjnych polegajace na tym, ze pomiedzy elektrody baza-kolektor tych tranzystorów wlaczone sa dwójniki pojemnoscio- wo-rezystancyjne, natomiast dwie diody zabezpie¬ czajace wlaczone sa pomiedzy elektrody baza-emi- ter tranzystorów regulacyjnych tak, ze jedna dioda polaczona jest anoda z emiterem jednego tranzy¬ stora a druga dioda polaczona jest katoda z emi¬ terem drugiego tranzystora regulacyjnego. Ponadto pozostale diody zabezpieczajace ukladu stabiliza¬ tora wlaczone sa szeregowo do szyn wejsciowych napiec zasilajacych i sa spolaryzowane w kierunku przewodzenia, (Przedmiot wynalazku jest uwidoczniony w przy¬ kladzie wykonania na rysunku, który przedstawia schemat ideowy ukladu polaczen stabilizatora. Pa¬ ry tranzystora 3 i diody Zenera 16 oraz tranzy¬ stora 6 i diody Zenera 17 tworza stabilizatory sze¬ regowe napiecia dodatniego i ujemnego. Rezystan- cyjny dzielnik napiecia skladajacy sie z rezysto¬ rów 7, 8, 9 oraz tranzystory 12, 13 i rezystory 11, 14 tworza niestabdJizowane zródla pradowe usta¬ lajace punkty pracy diod £enera JC, \1. Rezystory pomiarowe {, 5 praz tranzystory IQ, 15 tworza zespoly ograniczenia pradów obciazenia. Dwójniki pojemnosciowo^ezystancyjne 20, ?1 oraz 23, £3 wlaczone pomiedzy obwody baza-kolektor tranzyt starów 3, 6 tworza zespoly zabezpieczajace przep! mozliwoscia wzbudzenia sie stabilizatora.Diody 1, 4 stanowia zespól zabezpieczenia .przed skutkami doprowadzenia do stabilizatora napiec wejsciowych o niewlasciwej polaryzacji, natomiast diody 18, 19 sa zabezpieczeniem przed skutkami pojawienia sie na wyjsciu chwilowych przepiec.Przy obciazeniu nie wiekszym od znamionowego w obu polówkach stabilizatora, dzielnik napiecia wejsciowego zlazony z rezystorów 7, 8 i 9 narzuca warunki pracy dla zródel pradowych zbudowanych na tranzystorach 12 i 13. Zródla te, zasilaja diody Zenera 16 i 17, sterujace bazy tranzystorów regula1- cyjnych 3 i 8. Przy osiagnieciu przez prady obcia¬ zenia wartosci limitowanych nastepuje pelne wy¬ sterowanie tranzystorów 10 i 15, które wchoicjizac w nasycenie zwieraja rezystory 7 i 9. Powoduje to zasadnicze zmniejszenie pradów wyjsciowych zródel pradowych czyli pradów kolektorów tran¬ zystorów 12 i 13, przez co napiecie diod Zenera 16 i 17 maleje niemal do zera, a tranzystory regula¬ cyjne 3 i 6 przechodza w obszar pracy stabilizacji pradów wyjsciowych. Przy zmniejszeniu wartosci pradów obciazenia ponizej wartosci limitowanych badz usunieciu zwarcia w obwodzie wyjsciowym, 438 4 stabilizator powraca samoczynnie do poprzednich warunków stabilizacji napiec wyjsciowych.Dynamiczna charakterystyka wzmocnienia ukladu jest odpowiednio uformowana obecnoscia dwójni- 5 ków pojemnosciowo-rezystancyjnych 20, 21 i 22, 33 tak, ze nie pojawia sie wzbudzenia ukladu sta¬ bilizatora zarówno przy pracy w zakresie ogra¬ niczenia pradów jak i w zakresie stabilizacji na¬ piec wyjsciowych. Powstajace w obwodzie zasila- 10 nym przepiecia sa zwierane przez diody 18 i 19, chroniace obszary baza-emiter tranzystorów 3 i 6 przed zniszczeniem. Natomiast pomylenie dopro¬ wadzen napiecia dodatniego i ujemnego do za¬ cisków wejsciowych stabilizatora nie jest grozne wobec odwrotnego spolaryzowania diod 1 i 4, wskutek czego nie poplynie prad w ukladzie sta¬ bilizatora. Zaleta ukladu, jest jego prostota oraz niezawodnosc dzialania, a ponadto nie wymaga on zadnej regulacji przy uruchamianiu i jest odporny na wzbudzenia przy róznych warunkach obciaze¬ nia i zasilania.Ponadto uklad wedlug wynalazku posiada proste i skuteczne zabezpieczenie przeeiwwzbudzeniowe, przeciwzwarciowe i przeciazeniowe oraz przeciw- przepieciowe. 25 Zastrzezenie patentowe Uklad polaczen stabilizatora napiecia stalego dodatniego i ujemnego z ograniczeniem pradów 30 obciazenia, zawierajacy dwa szeregowe tranzystory regulacyjne typu „npn" i ,pnp", których bazy po¬ laczone sa z dwoma diodami Zenera dostarczaja¬ cymi napiecia odniesienia oraz zawierajacy rezy- stancyjny dzielnik napiecia1, tranzystorowonrezysto- 35 rowy zespól zródel pradu i tranzystorowo-rezysto- rowy zespól ograniczenia pradowego, znamienny tym, ze rezystaneyjny dzielnik napiecia skladajacy sie z trzech rezystorów <7), (8) i (9) wlaczony jest ha wejsciu stabilizatora pomiedzy szyny ujemnego 40 i dodatniego napiecia zasilajacego bezposrednio lub poprzez diody (1) i (4), przy czym z jednego rezystora (7) tego dzielnika, dolaczonego do szyny dodatniego napiecia zasilajacego, sterowany jest obwód' baza-emiter tranzystora (12) typu „pnp" z 45 szeregowym rezystorem pomiarowym (11) zródla pradu, a kolektor tego tranzystora (12) polaczony jest z dioda Zenera (16) dodatniego napiecia od¬ niesienia i 'baza pierwszego tranzystora regulacyj¬ nego (3), a z drugiego rezystora (9) tego dzielnika 50 dolaczonego do szyny ujemnego napiecia zasilaja¬ cego sterowany jest obwód baza-emiter tranzystora (13) typu „npn" z szeregowym rezystorem pomia¬ rowym (14) zródla pradu, a kolektor tego tranzy¬ stora <13) polaczony jest z dioda Zenera (17) ujem- 55 nego napiecia odniesienia i baza drugiego tranzy¬ stora regulacyjnego (6), natomiast bazy tranzysto¬ rów (18) i (15) zespolu ograniczenia pradowego po¬ laczone sa z kolektorami tranzystorów regulacyjnych (3) i (6), ich emitery polaczone sa z szynami dodat- 60 niego i ujemnego napiecia zasilajacego bezposred¬ nio lub poprzez diody (1) i (4), a kolektor jednego tranzystora (18) zespolu polaczony jest z punktem laczacym pierwszy (7) i trzeci rezystor (8) dziel¬ nika, natomiast kolektor drugiego tranzystora (15) 65 zespohl polaczony jest z punktem laczacym drugi5 mm 6 <9) i trzeci (8) rezystor dzielnika', przy czym po¬ miedzy elektrody hazankolektor tranzystorów regu¬ lacyjnych (3) i (6) wlaczone sa dwójniikii pojem- nosciowo^rezystancyjne (20), (21) i (22), (23), nato¬ miast dwie diody zabezpieczajace (18) i (19) wla¬ czone sa pomiedzy elektrody baza-emiter tranzy¬ storów regulacyjnych tak, ze jedna' dioda (18) po¬ laczona jest anoda z emiterem jednego tranzystora (regulacyjnego (3), a druga dioda (19) polaczona jest katoda z emiterem drugiego tranzystora regulacyj¬ nego (6), a pozostale diody zabezpieczajace (1) i (4) wlaczone sa szeregowo do szyn wejsciowych napiec zasilajacych i sa spolaryzowane w kierunku prze¬ wodzenia. 4+u*i 4-Use PL