Przedmiotem wynalazku jest uklad progowania torów odczytu w szybkich pamieciach tasmowych.Stan techniki. Znany jest uklad zródel napie¬ ciowych do progowania torów odczytu dla transmi¬ sji informacji w systemie PE i NRZI opisany w polskim zgloszeniu P 188986 Warszawskich Zakla¬ dów Urzadzen Informatyki „MERAMAT". Jest on utworzony nastepujaco. Wejscie inwersyjne pierw¬ szego wzmacniacza liniowego jest polaczone z wyj¬ sciem ukladu blokady PE oraz, poprzez pierwszy rezystor, jest ono polaczone z wyjsciem tego wzmacniacza i z przewodem wyprowadzajacym ujemno-napieciowy sygnal progowy dla PE.Wejscie nieinwersyjne pierwszego wzmacniacza liniowego jest polaczone z wyjsciem ukladu progo¬ wania PE i z koncówka zbiorcza pierwszego po¬ tencjometru, przy czym pierwsza koncówka tego potencjometru jest polaczona z punktem o poten¬ cjale odniesienia, natomiast druga koncówka jest polaczona z pierwszym wyjsciem stabilizatora na¬ piecia. Wejscie inwersyjne drugiego wzmacniacza liniowego jest polaczone, poprzez drugi rezystor, z wyjsciem tego wzmacniacza, z wejsciem inwer- syjnym trzeciego wzmacniacza liniowego i z prze¬ wodem wyprowadzajacym ujemno-napieciowy sy¬ gnal progowy dla NRZI. Wejscie nieinwersyjne drugiego wzmacniacza liniowego jest polaczone z wyjsciem ukladu progowania NRZI i z koncówka zbiorcza drugiego potencjometru, przy czym pierw¬ sza koncówka tego potencjometru jest polaczona z punktem o potencjale odniesienia, natomiast druga koncówka jest polaczona z drugim wejsciem stabilizatora napiecia. Wejscie inwersyjne trzecie^ go wzmacniacza liniowego jest polaczone, poprzez trzeci potencjometr, z wyjsciem tego wzmacniacza i z przewodem wyprowadzajacym dodatnio-napie- ciowy sygnal progowy dla NRZI. Wejscie niein¬ wersyjne trzeciego wzmacniacza liniowego jest po¬ laczone, poprzez trzeci rezystor, z punktem o po¬ tencjale odniesienia.Pierwsze wejscie ukladu progowania PE i wej¬ scie ukladu progowania NRZI sa polaczone z prze¬ wodem doprowadzajacym sygnal stanu zapisu Drugie wejscie ukladu progowania PE jest pola¬ czone z przewodem doprowadzajacym sygnal lo¬ giczny zero-jedynkowy progu odczytu. Uzyteczna wartosc napiecia sygnalu ujemno-napieciowego progowego PE uzyskuje sie za pomoca regulacji pierwszego potencjometru. Stabilizator napiecia, który jest zbudowany na wysokostabilnej diodzie Zenera, dostarcza na pierwszy potencjometr na¬ piecie stabilizowane. Petla ujemnego sprzezenia zwrotnego, utworzona z pierwszego rezystora i ukladu blokady PE, okresla wzmocnienie pierw¬ szego wzmacniacza liniowego. Uklad blokady PE 25 jest utworzony z dwóch elementów o zmiennej re¬ zystancji wyjsciowej, której wartosc okresla sy¬ gnal logiczny zero-jedynkowy gestosci niskiej. Ni¬ ski poziom napiecia sygnalu gestosci niskiej wy¬ musza na wyjsciu ukladu blokady PE wysoki ujemny poziom napiecia. Poziom ten blokuje uklady odczytu pamieci informacji zapisanej me- 10 15 20 30 116 387 3 toda NRZI. Uklad progowania PE zawiera dwa elementy o zmiennej rezystancji wyjsciowej, wyni¬ kajacej z zadanych sygnalów stanu zapisu i lo¬ gicznego zero-jedynkowego progu odczytu. W przy¬ padku gdy pamiec znajduje sie w stanie zapisu, wartosc poziomu sygnalu ujemno-napieciowego progowego PE wynosi trzydziesci procent wartosci amplitudy sygnalu odczytu. Z chwila przejscia pa¬ mieci w-stan odczytu wartosc poziomu sygnalu ujemno-napieciowego progowego PE wynosi dzie¬ siec procent wartosci amplitudy sygnalu odczytu.Jednoczesnie podanie niskiego poziomu napiecia sygnalu logicznego zero-jedynkowego progu od¬ czytu dla NRZI, przy pracy pamieci w stanie od¬ czytu, powoduje pojawienie sie na wyjsciu pierw¬ szego wzmacniacza liniowego poziomu napiecia równego pieciu procentom wartosci amplitudy sy¬ gnalu odczytu. Poziom sygnalu ujemno-napiecio¬ wego progowego dla NRZI jest regulowany dru¬ gim potencjometrem. Drugi wzmacniacz liniowy pracuje w ukladzie wtórnika nieinwersyjnego. Sy¬ gnal wyjsciowy tego wzmacniacza steruje wejscie inwersyjne trzeciego wzmacniacza. Wzmocnienie trzeciego wzmacniacza jest regulowane trzecim po¬ tencjometrem, tworzacym petle ujemnego sprzeze¬ nia zwrotnego tego wzmacniacza. Napiecia sygna¬ lów progowych dodatnio-napieciowego progowego dla NRZI i ujemno-napieciowego progowego dla NRZI sa przelaczane sygnalem pochodzacym z ukladu progowania NRZI, który jest utworzony z elementu o zmienej rezystancji wyjsciowej o wartosci okreslonej sygnalem stanu zapisu. W przy¬ padku pracy pamieci w stanie zapisu wartosc na¬ piecia sygnalów progowych dodatnionapieciowego- dla NRZI i ujemno-napieciowego dla NRZI jest równa trzydziestu procentom amplitudy sygnalu odczytu. Natomiast rezim pamieci w stanie odczy¬ tu okresla wartosc napiecia tych sygnalów na po¬ ziomie siedemnastu procent amplitudy sygnalu od¬ czytu.Istota wynalazku. Uklad progowania torów od¬ czytu w szybkich pamieciach tasmowych, wedlug wynalazku, jest utworzony nastepujaco. Zródlo na¬ piecia, zadajace poziom dodatni ZAPIS DOZWO¬ LONY, jest polaczone z pierwszym wejsciem ukla¬ du USTAWIENIE PROGU ZAPISU PE i NRZ.Zródlo napiecia, . zadajace poziom dodatni STAN ZAPISU, jest polaczone z drugim wejsciem ukladu USTAWIENIE PROGU ZAPISU PE i NRZ, przy czym wyjscie tego ukladu, poprzez pierwszy rezy¬ stor, jest polaczone z emiterem pierwszego tran¬ zystora typu n-p-n. Emiter drugiego tranzystora typu n-p-n, poprzez drugi rezystor, jest polaczony z ujemnym biegunem zródla zasilania. Zródlo na¬ piecia, zadajace poziom dodatni NRZI, jest pola¬ czone z pierwszym wejsciem ukladu USTAWIENIE PROGU ODCZYTU NRZ. Zródlo napiecia, zada¬ jace poziom zerowy STAN ZAPISU, jest polaczo¬ ne z drugim wejsciem ukladu USTAWIENIE PRO¬ GU ODCZYTU NRZ, przy czym wyjscie tego ukla¬ du, poprzez trzeci rezystor, jest polaczone z emi¬ terem trzeciego tranzystora typu n-p-n.Baza pierwszego tranzystora typu n-p-n, baza drugiego tranzystora typu n-p-n i baza trzeciego tranzystora typu n-p-n sa polaczone z ukladem 387 4 STABILIZATOR NAPIECIA BAZ, natomiast ko¬ lektory tych tranzystorów sa polaczone z wej¬ sciem nieinwersyjnym wzmacniacza róznicowego, z pierwsza koncówka potencjometru i z koncówka 5 zbiorcza tego potencjometru. Druga koncówka po¬ tencjometru jest polaczona z punktem o potencjale odniesienia. Wyjscie wzmacniacza róznicowego, po¬ przez czwarty rezystor, jest polaczona z baza tran¬ zystora typu p-n-p. Kolektor tranzystora typu 10 p-n-p jest polaczony z ujemnym biegunem zródla zasilania, a emiter tego tranzystora jest polaczony z wejsciem inwersyjnym wzmacniacza róznicowe¬ go, z pierwsza koncówka piatego rezystora i z prze¬ wodem odprowadzajacym poziom ujemny PROGI 15 ODCZYTU, przy czym druga koncówka piatego rezystora/ jest polaczona z punktem o potencjale odniesienia.Przyklad wykonania. Uklad wedlug wy¬ nalazku jest przedstawiony na rysunku, który 20 przedstawia jego postac blokowo-ideowa. Uklad jest utworzony nastepujaco. Zródlo a napiecia, za¬ dajace poziom dodatni ZD ZAPIS DOZWOLONY, jest polaczone z pierwszym wejsciem ukladu A USTAWIENIE PROGU ZAPISU PE i NRZ zwane- 25 go dalej ukladem A. Zródlo b napiecia, zadajace poziom dodatni SZ STAN ZAPISU, jest polaczone z drugim wejsciem ukladu A, Wyjscie ukladu A, poprzez pierwszy rezystor 1, jest polaczone z emi¬ terem pierwszego tranzystora Tl typu n-p-n. 30 Emiter drugiego tranzystora T2 typu n-p-n, po¬ przez drugi rezystor 2, jest polaczony z ujemnym biegunem — U zródla zasilania. Zródlo c napiecia, zadajace poziom dodatni NRZI, jest polaczone z pierwszym wejsciem ukladu B USTAWIENIE PRO- 35 GU ODCZYTU NRZ, zwanego dalej ukladem B.Zródlo d napiecia, zadajacego poziom zerowy SZO STAN ZAPISU, jest polaczone^ drugim wejsciem ukladu B. Wyjscie ukladu B, poprzez trzeci rezy¬ stor 3, jest polaczone z emiterem trzeciego tranzy- |Q stora T3 typu n-p-n. Bazy tranzystorów Tl, T2, Ta typu n-p-n sa polaczone z ukladem C STABILI¬ ZATOR NAPIECIA BAZ. Kolektory tranzystorów Tl, T2, T3 typu n-p-n sa polaczone z wejsciem nieinwersyjnym wzmacniacza róznicowego W, z pierwsza koncówka potencjometru 4 i z koncówka zbiorcza tego potencjometru 4, przy czym druga koncówka potencjometru 4 jest polaczona z punk¬ tem o potencjale odniesienia. Wyjscie wzmacnia¬ cza róznicowego W, poprzez czwarty rezystor 5, jest polaczone z baza tranzystora T4 typu p-n-p.Kolektor tranzystora T4 typu p-n-p jest polaczo¬ ny z ujemnym biegunem —U zródla zasilania. Emi¬ ter tranzystora T4 typu p-n-p jest polaczony z wejsciem inwersyjnym wzmacniacza róznicowego W, z pierwsza koncówka piatego rezystora 6 i z przewodem odprowadzajacym poziom ujemny PO PROGI ODCZYTU, przy czym druga koncówka piatego rezystora 6 jest polaczona z punktem o potencjale odniesienia. w Uklad dziala * nastepujaco. Blok A, sterowany poziomem dodatnim ZD i poziomem dodatnim SZ, wytwarza na wyjsciu ujemny poziom napiecia, któ¬ ry poprzez pierwszy rezystor 1 wprowadza pierw¬ szy tranzystor Tl w stan przewodzenia. Ujemny e5 poziom napiecia na kolektorze pierwszego tranzy-5 116 387 6 ¦stora Tl jest regulowany zmiana pradu tego ko¬ lektora przez zmiana wartosci rezystancji poten¬ cjometru 4. Wyznaczony poziom napiecia na ko¬ lektorze pierwszego tranzystora Tl steruje wejscie nieinwersyjne wzmacniacza róznicowego W, spel¬ niajacego role wzmacniacza liniowego, który pra¬ cuje jako wtórnik napiecia wejsciowego dzieki za¬ stosowanej petli ujemnego sprzezenia zwrotnego.Sygnal z wyjscia wzmacniacza róznicowego steruje "baze tranzystora T4 typu p-n-p, przy czym tran¬ zystor T4 pracuje jako wtórnik emiterowy. Tak wiec napiecie z kolektora tranzystora pierwszego Tl jest przekazane, poprzez wzmacniacz róznico¬ wy W, czwarty rezystor 5 i tranzystor T4, na wyjscie ukladu jako ujemny poziom progu zapisu PE i NRZ i wynosi trzydziesci procent nominal¬ nej wartosci amplitudy odczytu. Blok B sterowa¬ ny poziomem dodatnim NRZ1 i poziomem zerowym SZO, wytwarza na wyjsciu ujemny poziom napie¬ cia.Poziom ten steruje, poprzez, trzeci rezystor 3, emiter trzeciego tranzystora T3, wprowadzajac ten tranzystor T3 w stan przewodzenia. Plynacy przez tranzystor T3 prad wyznacza na wejsciu nieinwer- ¦syjnym wzmacniacza róznicowego W ujemny po¬ ziom napiecia, który jest przekazany, poprzez ten wzmacniacz W, czwarty rezystor 6 i tranzystor T4, na wyjscie ukladu jako ujemny poziom napie¬ cia progu odczytu NRZ, przy czym wartosc tego napiecia wynosi siedemnascie procent nominalnej wartosci amplitudy odczytu.W przypadku nie wystapienia poziomów ZD i SZ na wejsciach ukladu A i poziomów NRZI i SZO na wejsciach ukladu B przez drugi tranzy¬ stor T2 plynie prad, wyznaczajacy ujemny spadek napiecia na potencjometrze 4. Wartosc tego napie¬ cia jest przeslana przez wzmacniacz róznicowy W, czwarty rezystor 5 i tranzystor T4 na wyjscie ukla¬ du jako ujemny poziom napiecia progu odczytu PE, wynoszacy dziesiec procent nominalnej war¬ tosci amplitudy odczytu. Odpowiednio dobrane war¬ tosci rezystancji rezystorów 1, 2, 3 okreslaja po¬ zadany prad kolektorów tranzystorów Tl, T2, T3.Wysoka stabilnosc nagiec progowych na wyjsciu ukladu jest uzyskana w wyniku wysokiego wspól¬ czynnika napiecia zrównowazenia wzmacniacza W poprzez zastosowanie ujemnej petli wzmocnienia napieciowego. Uklad jest skompensowany w szero¬ kim zakresie zmian temperatury, co uzyskano przez wlasciwe dobranie napiecia stabilizowanego zasila¬ jacego bazy tranzystorów Tl, T2, T3. 5 Zastrzezenie patentowe Uklad progowania torów odczytu w szybkich pa¬ mieciach tasmowych zawierajacy uklad USTAWIE¬ NIE PROGU ZAPISU PE i NRZ, którego pierw- 10 sze wejscie jest polaczone ze zródlem napiecia za¬ dajacym poziom dodatni ZAPIS DOZWOLONY, a drugie wejscie jest polaczone ze zródlem napie¬ cia zadajacym poziom dodatni STAN ZAPISU, za¬ wierajacy uklad USTAWIENIE PROGU ODCZYTU NRZ, którego pierwsze wejscie jest polaczone ze zródlem napiecia zadajacym poziom dodatni NRZI, a drugie wejscie jest polaczone ze zródlem napie¬ cia zadajacym poziom zerowy STAN ZAPISU, oraz zawierajacy wzmacniacz róznicowy, którego wyj¬ scie, poprzez czwarty rezystor, jest polaczone z ba¬ za tranzystora typu p-n-p, wejscie inwersyjne jest polaczone z emiterem tego tranzystora, z pierwsza koncówka piatego rezystora i z przewodem odpro¬ wadzajacym poziom ujemny PROGI ODCZYTU, przy czym kolektor tranzystora typu p-n-p jest po¬ laczony z ujemnym biegunem zródla zasilania, a druga koncówka piatego rezystora jest polaczona z punktem o potencjale odniesienia, znamienny tym, ze wyjscie ukladu (A) ZESTAWIENIE PRO¬ GU ZAPISU PE i NRZ poprzez pierwszy rezystor (1) jest polaczone z emiterem pierwszego tranzy¬ stora (Tl) typu n-p-n, emiter drugiego tranzystora (T2) typu n-p-n poprzez drugi rezystor (2) jest polaczony z ujemnym biegunem (—U) zródla zasi¬ lania, wyjscie ukladu (B) USTAWIENIE PROGU ODCZYTU NRZ poprzez trzeci rezystor (3) jest polaczone z emiterem trzeciego tranzystora (T3) typu n-p-n, bazy tranzystorów (Tl, T2, T3) pierw¬ szego, drugiego i trzeciego sa polaczone z ukla¬ dem (C) STABILIZATOR NAPIECIA BAZ, kolek¬ tory tranzystorów (Tl, T2, T3) pierwszego, dru¬ giego i trzeciego sa polaczone z wejsciem niein- wersyjnym wzmacniacza róznicowego (W), z pierw¬ sza koncówka potencjometru (4) i z koncówka zbiorcza tego potencjometru (4) przy czym druga koncówka potencjometru (4) jest polaczona z pun¬ ktem o potencjale odniesienia. 20 25 30 35 40116 387 a sz a b o o HRZI SZO c d 9 9 i LiH$—$—? PZGraf. Koszalin A-305 100 A-4: Cena 100 zl PL