Przedmiotem wynalazku jest uklad do regulacji odleglosci miedzy dwoma impulsami. Uklad ze¬ zwala na cyfrowe sterowanie tej odleglosci. Mo¬ ze znalezc zastosowanie w urzadzeniach zwlaszcza komputerowych, do programowego badania sze- s rokosci impulsów na pakietach logicznych.Znany jest z wydawnictwa PIE „Elementy pól¬ przewodnikowe i uklady scalone" Nr 3, 1973 r. str. 11, 12, 13, uklad z cyfrowym sterowaniem wartoscia rezystora w ukladzie RC podlaczonym do mikroukladu UCY 74 121N, a wiec równiez cyfrowym sterowaniem czasem trwania impulsu.Zmieniana szerokosc impulsu równa jest odleg¬ losci miedzy impulsem podawanym na wejscie B i impulsem na wyjsciu Q. Odleglosc ta jest funk¬ cja wartosci rezystancji. R i pojemnosci C, która magazynuje ladunek formujacy opózniony impuls wyjsciowy.Znany uklad nadaje sie do programowania cza- 20 sów z minimalnym odstepem miedzy impulsami izedu 100 ns. W zakresie mniejszych czasów ist¬ nieje mozliwosc zaprojektowania ukladu opóznia¬ jacego w oparciu o sztuczna linie dluga, z cyfro¬ wo wybierajacym odpowiednie wyjscie linii dlu- 25 giej elementem logicznym. Wada tego ukladu sa bledy spowodowane róznymi czasami propagacji dla róznych wejsc logicznego elementu wybiera¬ jacego, niemozliwymi do skompensowania. Przy malych odleglosciach miedzy impulsami rzedu na- 30 15 nosekund, blad przyjmuje procentowo duze war¬ tosci nawet do 100%.Uklad wedlug wynalazku, dzieki swej kon¬ strukcji i uzytych do niej elementów funkcjo¬ nalnych nie posiada wad znanych ukladów.Uklad bedacy przedmiotem wynalazku oprócz pojemnosci na której gromadzony jest ladunek wykorzystywany do formowania impulsu o zada¬ nym opóznieniu i czlonu sterujacego w sposób cyfrowy wartosc tego opóznienia zawiera prze¬ twornik cyfrowo-analogowy przetwarzajacy slo¬ wo binarne otrzymywane z czlonu sterujacego, na odpowiednie napiecie odniesienia podawane na jedno z wejisc komparatora. Oprócz tego uklad zawiera zródlo pradowe podlaczone do diodowej przelacznicy otwieranej impulsem opóznionym, pojawiajacym sie na jednym z wyjsc czlonu ste¬ rujacego. Prad ze zródla pradowego w momentach zablokowania 'klucza wlaczonego równolegle do pojemnosci, laduje te pojemnosc, z której napie¬ cie podawane jest na drugie wejscie kompara¬ tora. W momencie zrównania sie napiec na obu wejsciach komparatora, na jego wyjsciu powsta¬ je impuls opózniony o zadana wartosc wzgledem impulsu opóznianego. Klucz bocznikujacy pojem¬ nosc sterowany jest poprzez swe polaczenie z drugim wyjsciem czlonu sterujacego. Czlon ste¬ rujacy posiada trzecie wyjscie polaczone z prze¬ twornikiem cyfrowo-analogowym, na którym pojawia sie slowo w postaci binarnej, ustalajace 114 476114 470 3 ¦ 4 wielkosc opóznienia. Istotnym warunkiem po¬ prawnej pracy ukladu jest to, by minimalny czas otwarcia przelacznicy byl dluzszy od zalozonego opozaK^j .my sol Uk]ad wedlug wynalazku pozwala na progra¬ mowanie czasu opóznienia a wiec i odleglosci miedzy napulsamitTz^tii ns. Praktycznie wyko¬ nano LU^tójd^oJ^dkjOl^s. Blad propagacji wpro¬ wadzany przez czas przelaczania diod przelaczni¬ cy oraz zadzialania komparatora jest staly i je¬ dnakowy dla wszystkich programowanych cza¬ sów; Dzieki temu daje sie on skompensowac po¬ przez ustawienie dodatkowej stalej wartosci na¬ piecia na przetworniku cyfrowo-analogowym.Uklad zostanie blizej omówiony w oparciu o rysunek, na którym fig. 1 przedstawia wynala¬ zek w postaci blokowej, a fig. 2—przebiegi cza¬ dowe napiec w odpowiednich punktach uklatlu.Zgodnie z fig. 1 uklad zawiera czlon sterujacy CS, . zródlo pradowe I, diodowa przelacznice P, klucz KL, pojemnosc C, przetwornik analogowo- -cyfrowy PCA i komparator K. Czlon sterujacy posiada trzy wyjscia 1, 2, 3. Jedno z nich 1 po¬ laczone jest z diodowa przelacznica P i stainowi zarazem wyjscie Wy 1 dla impulsu opóznianego.Drugie wyjscie 2 polaczone jest z wejsciem klu¬ cza KL zwierajacego pojemnosc C. Trzecie wyjs¬ cie 3 czlonu sterujacego CS, które stanowic mo¬ ze w sensie technicznym grupa wyjsc, polaczone jest poprzez przetwornik cyfrowo-analogowy PCA z jednym 10 z dwu wejsc 9, 10 komparatora K.Przelacznica P poprzez drugie swe wejscie 4 po¬ laczona jest ze zródlem pradowym I. Wyjscie przelacznicy P polaczone jest z jednym koncem 5 klucza KL, jednym koncem 7 pojemnosci C i z drugim wejsciem 9 komparatora K. Drugie kon¬ ce 6, 8 klucza KL i pojemnosci C sa polaczone z masa ukladu. Wyjscie komparatora stanowi dru¬ gie wyjscie Wy2 ukladu, na którym pojawia ^sie impuls opózniony wzgledem impulsu wystepuja¬ cego na pierwszym wyjsciu Wyl ukladu.Rozpatrzmy dzialanie ukladu ustalajac stan po¬ czatkowy nastepujaco: sygnal Wyl, Csl na je¬ dnym wyjsciu 1 czlonu sterujacego CS ma .po¬ ziom niski tzn.: zródlo pradowe I poprzez prze¬ lacznice diodowa P jest zwierane przez czlon ste¬ rujacy CS, sygnal na drugim wyjsciu 2 czlonu sterujacego CS jest w stanie wysokim powodu¬ jac zwieranie przez klucz KL pojemnosci C do masy. W nastepnym kroku niski poziom sygnalu Cs2 na drugim wyjsciu 2 czlonu sterujacego CS zatyka klucz KL. Stan ten musi trwac do czasu t| dokladnego zatkania klucza KL, nastepnie mo¬ ze ulec zmianie sygnal Csl na pierwszym wyjs¬ ciu 1 przelaczajac poprzez przelacznice P zródlo pradowe I na ladowanie pojemnosci C. Napiecie na pojemnosci C, diagram w p-kcie 7, bedzie li¬ niowo narastalo proporcjonalnie do ilorazu C/i.W chwili gdy napiecie to bedzie przekraczalo wartosc napiecia odniesienia UPca ustawiona przez przetwornik cyfrowo-analogowy PCA, kom¬ parator K zmieni swój stan na wyjsciu Wy2, po zaprogramowanym czasie T, opóznionym w sto¬ sunku do zmiany stanu na pierwszym wyjsciu Wyl ukladu.Ze wzgledu na liniowe narastanie napiecia na pojemnosci C, czas opóznienia T miedzy impul¬ sami na obu wyjsciach Wyl, Wy2 ukladu jest liniowo zalezny od ustawionego przez przetwor¬ nik cyfrowo-analogowy PCA napiecia odniesie¬ nia. Minimalny czas t2 otwarcia przelacznicy P powinien byc dluzszy niz programowane opóznie¬ nie T. Nastepnie w celu zregenerowania ukladu zmienia sie sygnaly wejsciowe do stanu poczatko¬ wego, wtedy zródlo I jest znów zwierane przez czlon sterujacy CS a pojemnosc C przez klucz KL. Pojemnosc rozladowuje sie ze stala czasu Rkl, C, gdzie RKl — jest rezystancja klucza KL w stanie jego zwarcia, 25 Zastrzezenie patentowe Uklad do regulacji odleglosci miedzy dwoma impulsami z cyfrowym czlonem sterujacym i po¬ jemnoscia magazynujaca ladunek dla formowania 30 opóznionego impulsu wyjsciowego znamienny tym, ze zawiera: diodowa przelacznice (P), zródlo pradowe (I), przetwornik cyfrowo-analogowy (PCA), komparator (K) i klucz (KL) zwierajacy w okreslonych momentach pojemnosc 35 czym diodowa przelacznica swym jednym wejsciem <3) z wyjsciem <1) dla opóznianego impulsu czlonu sterujacego (CS), dru¬ gim wejsciem (4) ze zródlem pradowym (I) a wyjscie przelacznicy (P) polaczone jest z jednym 40 wejsciem (9) komparatora i ponadto z jednym koncem (5) klucza (KL) i jednym koncem (7) "po¬ jemnosci (C), których drugie konce (6), <8) sa po¬ laczone z masa ukladu, ponadto drugie wyjscie (2) czlonu sterujacego (CS) sterujace kluczem 45 (KL) polaczone jest z wejsciem tego klucza. (KL) a trzecie wyjscie (3) czlonu sterujacego (CS) po¬ laczone jest poprzez przetwornik cyfrowo-analo¬ gowy (PCA) z drugim wejsciem (10) komparato¬ ra (K), którego wyjscie (Wy2) stanowi wyjscie 50 dla opóznionego impulsu wzgledem impulsu opóz¬ nianego pojawiajacego sie na wyjsciu (Wyl) be¬ dacym wyjsciem (1) czlonu sterujacego (CS), przy ' czym dla poprawnego dzialania ukladu minimalny czas (t2) otwarcia diodowej przelacznicy powi- 55 nien byc dluzszy niz zadana odleglosc miedzy im¬ pulsami, która równa jest czasowi opóznienia (T). 10 15 20 25 30 35 40 45 50114 476 C h/yf Fig 2 PL