Przedmiotem wynalazku jest sposób i uklad ustawiania i blokady elektronicznych ukladów cy¬ frowych przeznaczony do zabezpieczenia zareje¬ strowanych wyników pomiaru przed sfalszowaniem ich w przypadku zaniku napiecia zasilania lub spadku napiecia ponizej wartosci zabezpieczajacej poprawne dzialanie. Sposób i uklad wedlug wy¬ nalazku jest szczególnie przeznaczony do stoso¬ wania w konstrukcji sygnalizatorów i liczników elektromechanicznych pobudzanych przez elektro¬ niczne uklady logiczne.Stan techniki. Znany jest sposób ustawiania sta¬ nów logicznych ukladów cyfrowych, w którym w momencie wlaczenia napiecia na uklady cyfro¬ we generuje sie impuls ustawiajacy uklady logicz¬ ne urzadzenia cyfrowego we wlasciwym stanie po¬ czatkowym. Impuls taki uzyskuje sie z tranzystora polaczonego z wlaczanym napieciem zasilajacym urzadzenie cyfrowe, który to tranzystor jest stero¬ wany z ukladu calkujacego napiecie zasilajace, wlaczonego na wejsciu tranzystora.Z publikacji D. W. Ricci, G. E. Nelson „Stan¬ dard" instrument interface simplifies system de¬ sign" — „Electronies" Nov. 14, 1974 r. znanym jest sposób ustawiania zadanych stanów logicznych ukladów cyfrowych w momencie wlaczania napie¬ cia zasilajacego te uklady, polegajacy na wytwo¬ rzeniu impulsu ustawiajacego przez uklad progo¬ wy. Zaleta tego ukladu jest to, ze zawsze generuje 10 15 20 jeden impuls o zboczu odznaczajacym sie duza stromoscia.Znane sposoby i uklady nie zabezpieczaja za¬ chowania informacji uzyskanej w czasie pomiaru w przypadku spadku napiecia zasilajacego ponizej wartosci dopuszczalnej dla poprawnej pracy ukla¬ dów logicznych.Istota wynalazku. Sposób ustawiania i blokady elektronicznych ukladów cyfrowych, w którym ze¬ spoly bistabilnych ukladów, zespól sterujacy, ze¬ spoly liczników i sygnalizatorów tworzacych elek¬ troniczny uklad cyfrowy sa zasilane ze zródla na¬ piecia poprzez stabilizator napiecia polega na tym, ze wejsciowe napiecie stabilizatora podaje sie na progowy uklad, którego wyjsciowym napieciem steruje sie inwerter zasilany jednoczesnie napie¬ ciem wyjsciowym stabilizatora, zas sygnal wyj¬ sciowy wzmacniacza podaje sie bezposrednio na zespól bistabilnych ukladów celem ich wlasciwego ustawienia i jednoczesnie sygnal wyjsciowy wzma¬ cniacza podaje sie na wejsciowe uklady koniunk- cji zespolów liczników i zespolów sygnalizatorów blokujac te uklady, jak równiez podaje sie wy¬ mienione napiecie poprzez diode na wejscie „stop" sterujacego zespolu.Uklad polaczen ustawiania i blokady elektronicz¬ nych ukladów cyfrowych zawierajacy progowy uklad, ma wyjscie progowego ukladu, polaczonego z wejsciem stabilizatora, polaczone z wejsciem ste¬ rujacym inwertera, którego zasilajace wejscie jest 114 3973 114 397 v 4 polaczone z wyjsciem stabilizatora, zas wyjscie wzmacniacza jest polaczone z wejsciami zespoiu ukladów bistabilnych i jednoczesnie z wejsciami ukladów koniunkcji zespolów liczników r zespolów stabilizatorów oraz przez diode z wejsciem „stop" sterujacego zespolu.- Objasnienie rysunku. Wynalazek zostanie blizej objasniony w przykladzie wykonania za pomoca rysunku, który przedstawia schemat polaczen elek¬ trycznych.Przyklad realizacji wynalazku. W sposobie we¬ dlug, wynalazku wejsciowe napiecie stabilizatora 1 napiecia podaje sie na progowy uklad 2. Wyjscio¬ wym napieciem progowego ukladu 2 steruje sie inwerter 3, który jest zasilany napieciem wyjscio¬ wym stabilizatora 1. Sygnal wyjsciowy inwertera 3 podaje-sie bezposrednio na zespól 4 bistabilnych ukladów celem ich wlasciwego ustawienia oraz jednoczesnie na wejsciowe uklady 5 i 6 koniunkcji zespolów 7 liczników i zespolów 8 sygnalizatorów, celem zablokowania tych ukladów. Jednoczesnie wyjsciowe napiecie inwertera 3 podaje sie poprzez zaporowo wlaczona diode 9 na wejscie „stop" ste¬ rujacego zespolu 10.Uklad wedlug wynalazku ma progowy uklad 2 wlaczony na wejscie stabilizatora 1. Wyjscie pro¬ gowego ukladu 2 jest polaczone z wejsciem inwer¬ tera 3, którego zasilajace wejscie jest polaczone z wyjsciem stabilizatora 1. Wyjscie inwertera 3 jest polaczone bezposrednio z wejsciami zespolu 4 ukladów bistabilnych i jednoczesnie z wejsciami ukladów 5 i 6 koniunkcji zespolów 7 liczników i zespolów 8 sygnalizatorów oraz poprzez diode 9 z wejsciem „stop" sterujacego zespolu 10.Dzialanie wynalazku ma nastepujacy przebieg.W momencie zalaczenia napiecia zasilania, napie¬ cie na wejsciu stabilizatora 1 narasta od zera. Od momentu w którym napiecie wyjsciowe progowego uklad 2 osiagnie wartosc wystarczajaca do wy¬ sterowania inwertera 3 napiecie wyjsciowe tego inwertera utrzymywane jest na poziomie OV wskutek czego napiecie na ukladach 5 i 6 ko¬ niunkcji zespolów 7 liczników, zespolów 8 sygnali¬ zatorów, za diodami 11 i 12 nie moze przekroczyc napiecia przewodzenia tych diod. W nastepnym momencie napiecie wejsciowe stabilizatora 1 osia¬ ga taka wartosc, ze napiecie na wyjsciu stabiliza¬ tora 1 utrzymywane jest na poziomie zapewnia¬ jacym poprawna prace zasilanych ukladów. W chwili gdy napiecie wejsciowe stabilizatora 1 osiagnie wartosc progowa dla ukladu zaczyna przewodzic dioda 13 progowego ukladu 2 a tran¬ zystor 14 tego ukladu jest wprowadzony w nasy¬ cenie co powoduje zatkanie inwertera 3, a tym samym podskok napiecia na jego wyjsciu i od¬ blokowanie wejsc ukladów 7 liczników i ukladów 8 sygnalizatorów. Niski poziom napiecia wyjscio¬ wego inwertera 3 w okresie czasu od poczatkowe¬ go momentu, gdy napiecie wejsciowe stabiliza¬ tora 1 osiagnie wartosc wystarczajaca do wystero¬ wania inwertera 3 az do momentu gdy omawiane 5 napiecie wejsciowe osiagnie wartosc progowa ustawia zespól 4 bistabilnych ukladów oraz prze- rzutniki sterujacego zespolu 10 w wymaganym stanie poczatkowym i jednoczesnie blokuje wejs¬ cia zespolu 7 liczników i zespolu 8 sygnalizatorów nie dopuszczajac do pobudzenia ich przypadkowy¬ mi impulsami w trakcie ustawiania ukladów. Pra¬ ca ukladów jest inicjowana sygnalem „START".Jezeli napiecie wejsciowe stabilizatora 1 spadnie ponizej wartosci progowej tranzystor 14 progowego ukladu 2 przestaje przewodzic, zaczyna przewodzic tranzystor inwertera 3 sprowadzajac napiecie wyj¬ sciowe tego ukladu do zera. Powoduje to zabloko¬ wanie wejsc ukladu 7 liczników i ukladu 8 sygna¬ lizatorów, nie pozwalajac na zliczanie impulsów zaklócajacych, które moglyby powstac w wyniku spadku napiecia na wejsciu stabilizatora 1. Jed¬ noczesnie w tym samym czasie przerzutnik steru¬ jacego zespolu 10 i bistabilne uklady zespolu 4 bistabilnych ukladów ustawiane sa w stanie po¬ czatkowym.Zastrzezenia patentowe 1. Sposób ustawiania i blokady elektronicznych ukladów cyfrowych w którym zespoly bistabilnych ukladów, zespól sterujacy, zespoly liczników i sy¬ gnalizatorów tworzacych elektroniczny uklad cy¬ frowy sa zasilane ze zródla napiecia poprzez sta¬ bilizator napiecia, znamienny tym, ze wejsciowe napiecie stabilizatora (1) podaje sie na progowy uklad (2) którego wyjsciowym napieciem steruje sie inwerter (3) zasilany jednoczesnie napieciem wyjsciowym stabilizatora (1), zas sygnal wyjsciowy inwertera (3) podaje sie bezposrednio na zespól (4) bistabilnych ukladów celem ich wlasciwego ustawienia i jednoczesnie sygnal wyjsciowy inwer¬ tera (3) podaje sie na wejsciowe uklady (5 i 6) ko¬ niunkcji zespolów (7) liczników i zespolów (8) sy¬ gnalizatorów, blokujac te uklady, jak równiez po¬ daje sie wymienione napiecie przez diode (9) na wejscie „stop" sterujacego zespolu (10). 2. Uklad polaczen ustawiania i blokady elek¬ tronicznych ukladów cyfrowych zawierajacy pro¬ gowy uklad, znamienny tym, ze wyjscie progowego ukladu (2) polaczonego z wejsciem stabilizatora (1) jest polaczone z wejsciem sterujacym inwertera (3) którego zasilajace wejscie jest polaczone z wyjsciem stabilizatora (1), zas wyjscie inwertera (3) jest polaczone z wejsciami zespolu (4) ukladów bistabilnych i jednoczesnie z wejsciami ukladów (5 i 6) koniunkcji zespolów (7) liczników i zespo¬ lów (8) sygnalizatorów oraz przez diode (9) z wej¬ sciem „stop" sterujacego zespolu (10). 15 M 29 30 35 40 45 50114 397 PL