Przedmiotem wynalazku jest sposób oraz uklad do odczytu informacji w drutowych pamieciach ma¬ gnetycznych wykorzystywany zwlaszcza w elektro¬ nicznych maszynach cyfrowych.Znane sa sposoby odczytu informacji w druto¬ wych pamieciach magnetycznych polegajace na wy¬ braniu odpowiedniej linii bitowej i doprowadzeniu pradu slowa do odpowiednio wybranej linii slowa.W wyniku przeplywu pradu w linii slowa w obe¬ cnosci odpowiednio zapisanej linii bitowej, na jej wyjsciu pojawi sie sygnal informacji w postaci zró¬ zniczkowanej a wiec bipolarnej odpowiedzi. Odczyt tej informacji odbywa sie w czasie, w którym wy¬ stepuje tylko czesc unipolarna, to znaczy wykorzy¬ stuje sie tylko te czesc sygnalu odpowiedzi, która ma jeden znak polarnosci.Znane uklady odczytu informacji w pamieciach drutowych magnetycznych oparte na opisanym wy¬ zej sposobie odczytu sygnalu informacji zawieraja takie elementy ukladu jak generator pradu slowa, dekoder linii slów, generator pradów bitowych, adre- sator obwodów bitowych, wzmacniacz odczytu oraz rejestr informacji, w którym rejestracja sygnalów odczytu reprezentujacych informacje logicznej „je¬ dynki" lub logicznego „zera" odbywa sie w czasie, w którym wystepuje tylko czesc sygnalu odczytu o jednej polarnosci, przy czym czas ten jest okres¬ lany przednim zboczem impulsu pradu slowa. Opi¬ sany sposób odczytu i uklad do stosowania tego sposobu zawarty jest miedzy innymi w publikacji i« 15 20 25 30 E. Nowaka i Z. Sawickiego pt. „Pamieci maszyn cyfrowych — konstrukcja i technologia", WNT, 1977 r.Wada znanych sposobów odczytu informacji i u- kladów stosujacych znane sposoby jest to, ze za¬ pewniaja one mala energie sygnalu odczytu, co mo¬ ze byc powodem zaklócen pracy pamieci. Z tego wzgledu wymagaja one dodatkowych srodków zwiekszajacych niezawodnosc pracy pamieci, co prowadzi do bardziej zlozonych ukladów elektro¬ nicznych i podraza koszt wykonania.Istote wynalazku stanowi sposób odczytu sygna¬ lu informacji polegajacy na tym, ze pochodzacy z linii obwodu bitowego bipolarny sygnal odczytu formuje sie i nastepnie czyta w czasie, któremu odpowiada odcinek, gdzie obie laczace czesci bipo¬ larnego sygnalu odczytu przyjmuja jednakowy kie¬ runek zmiany. Bipolarny sygnal odczytu przed od¬ czytem formuje sie w symetrycznym ukladzie róz¬ nicowym z równolegla pojemnoscia, na wejsciu ró¬ znicowego wzmacniacza odczytu i nastepnie stro- buje sie tylnym zboczem impulsu pradu slowa w dowolnym miejscu odcinka czasu W zakresie, gdzie obie czesci bipolarnego sygnalu odczytu przyj¬ muja jednakowy kierunek zmiany. W ten sposób odczyt informacji odbywa sie z wykorzystaniem calego sygnalu bipolarnego, co pozwala na uzyska¬ nie podwyzszonego poziomu energetycznego odczy¬ tywanego sygnalu informacji reprezentujacego lo¬ giczna „jedynke" i logiczne „zero". Dzieki temu, 114 138114138 3 4 wystepujace pewne niesymetrie warstwy magne¬ tycznej w komórce pamieciowej, powodujace nie¬ symetrie bipolarnych amplitud odczytywanego sy¬ gnalu, nie wplywaja na zmiane sumarycznego po¬ tencjalu energetycznego reprezentujacego odczyty¬ wana informacje logicznej „jedynki" lub logicznego „zera".Korzystna cecha sposobu wedlug wynalazku jest to, ze w obwodach,linii bitowych stany przejsciowe w postaci"energii biernej, w szczególnosci po zakonu czeniu cyklu mikrooperacji zapisu, maja ograni¬ czony wplyw na zmiane sumarycznego potencjalu energetycznego^reprezentujacego odczytywana in¬ formacje.' Kolejna'ceche stanowi zwiekszenie efek¬ tywnego przedzialu czasu, w którym wystepowac moze , detekcja waBosci logicznej odczytywanego sygnalu za posrednictwem impulsu strobujacego.Szerokosc tego" przedzialu moze byc dobierana op¬ tymalnie ze wzgledu na poziom energetyczny efek¬ tywnego sygnalu odczytu za posrednictwem czasu trwania impulsu.. pradu; podawanego.. do wybranej linii slowa. Wymienione cechy zgodne z wynalaz¬ kiem upraszczaja konstrukcje i zwiekszaja znacz¬ nie niezawodnosc dzialania pamieci.Uklad odczytu sygnalu informacji wedlug wyna¬ lazku zawiera uklad dopasowania obwodów, które¬ go pierwsze wejscie polaczone jest z wyjsciem ge¬ neratora pradów bitowych, drugie wejscie polaczo¬ ne jest z wyjsciem rozgaleznika obwodów bitowych, zas jego wyjscie polaczone jest z wejsciem ukladu detekcji sygnalu odczytu.W ukladzie wedlug wynalazku generator pradów bitowych posiada niezalezne wejscia dla sygnalu PISZ i dwa niezalezne wejscia dla sygnalów ste¬ rujacych, stanowiace wejscia trzech ukladów NAND, w których wyjscia dwóch ukladów steru- ' jacych polaczone sa odpowiednio przez dwa rezy¬ story, z emiterem tranzystora, którego baza jest po¬ laczona z wyjsciem trzeciego ukladu NAND maja¬ cego wejscie dla sygnalu PISZ i przez regulujacy amplitude pradu bitowego regulowany rezystor, z,masa oraz przez rezystor z kolektorem, który po¬ laczony jest ze zródlem pradu stalego. Jednoczes¬ nie'wspomniany kolektor tranzystora jest polaczo¬ ny z anoda jednej z dwu diod polaczonych szere¬ gowo w sposób przewodzacy, zas katoda drugiej dio¬ dy jest polaczona przez rezystor ze zlaczonymi ra¬ zem kolektorami dwóch tranzystorów, których ba¬ zy sa polaczone, odpowiednio z . dwoma wyjsciami ukladów sterujacych,, a emitery stanowiace wyj¬ scie generatora sa polaczone odpowiednio przez dwa rezystory z masa.W ukladzie wedlug, wynalazku uklad dopasowa¬ nia obwodów i formowania sygnalu odczytu posia¬ da wejscie dla pradów bitowych polaczone z ano¬ dami dwóch diod, których katody sa polaczone z sy¬ metrycznym wejsciem dla bipolarnych sygnalów odczytu, przy czym katoda pierwszej diody jest polaczona z pierwszym wyprowadzeniem konden¬ satora laczacego równolegle wejscie dla bipolar¬ nych sygnalów odczytu, pierwszym wyprowadze¬ niem kondensatora pierwszego dwójnika CR i pier¬ wszym wyprowadzeniem pierwszego rezystora la¬ czacego wyjscie dla bipolarnych sygnalów odczytu ze zródlem pradu stalego. Natomiast katoda drugiej diody polaczona jest z drugim wyprowadzeniem kondensatora laczacego równolegle wejscia dla bi¬ polarnych sygnalów odczytu, pierwszym wyprowa¬ dzeniem kondensatora drugiego dwójnika CR i pier- 5 wszym wyprowadzeniem drugie&o rezystora lacza¬ cego wejscie dla bipolarnych sygnalów odczytu ze zródlem pradu stalego, przy czym drugie wypro¬ wadzenia rezystorów sa razem zlaczone i polaczone ze zródlem pradu stalego. Drugie wyprowadzenie kondensatora pierwszego dwójnika CR" stanowiace pierwsze wyprowadzenie wyjscia ukladu oraz dru¬ gie wyprowadzenie kondensatora drugiego dwójni¬ ka stanowiace drugie wyprowadzenie wyjscia sa polaczone odpowiednio przez dwa rezystory z ma¬ sa. W ukladzie wedlug wynalazku uklad detekcji sygnalu odczytu posiada wejscie, na które przykla¬ dany jest impuls slowa, polaczone przez kondensa¬ tor z katoda przewodzaco-spolaryzowanej diody i przez rezystor z masa, natomiast anoda diody jest polaczona przez rezystor z wejsciem ukladu NAND, które jednoczesnie jest polaczone przez drugi re¬ zystor ze zródlem pradu stalego i katode drugiej diody majacej anode polaczona z masa, przy czym wyjscie ukladu NAND stanowi wyjscie ukladu ge¬ nerujacego sygnal strobowania.Przedmiot wynalazku uwidoczniono w przykla¬ dzie wykonania na rysunku, na którym fig. 1 przed¬ stawia schemat blokowy podstawowego ukladu, fig. 2 schemat ideowy generatora pradów bitowych, fig. 3 schemat ideowy ukladu dopasowania obwodów, a fig. 4 schemat ideowy ukladu detekcji sygnalu odczytu.W ukladzie przedstawionym na fig. 1 uwidocz¬ niony jest sposób polaczenia ukladu dopasowania obwodów UDO z generatorem pradów bitowych GPB, ukladem detekcji sygnalów UDS i z rozgale¬ znikiem obwodów bitowych ROB. Uklad generatora pradów bitowych GPB przedstawiony na fig. 2 za¬ wiera trzy niezalezne wejscia, jedno dla sygnalu rozkazu PISZ i dwa dla sygnalów sterujacych, któ¬ re sa wejsciami trzech niezaleznych ukladów NAND Jl, J2 i J3. Wyjscie ukladu Jl jest polaczone z baza tranzystora T3 oraz poprzez regulowany rezystor R7 z masa, a takze przez rezystor R6 z kolektorem tranzystora T3, którego emiter poprzez rezystory Rl i R2 polaczony jest z wyjsciami ukladów NAND J2 i J3, które jednoczesnie polaczone sa odpowied¬ nio z bazami tranzystorów Tl i T.2. Kolektory tran¬ zystorów Tl i T2 zlaczone razem, sa polaczone po¬ przez rezystor R3 i poprzez dwie diody Dl i D2, z kolektorem tranzystora T3 i zródlem: pradu sta¬ lego -fVI, natomiast ich emitery stanowiace wyj¬ scie ukladu generatora pplaczone sa odpowiednio przez rezystory R5 i R6 z masa.W ukladzie tym sygnal rozkazu PISZ podany, na wejsciu ukladu Jl NAND powoduje przekazanie potencjalu zródla +V1 na emiter tranzystora T3 pracujacego w ukladzie wtórnika emiterowego.Dzieki temu uklady J2 i J3 NAND otrzymuja.po¬ przez rezystory Rl i R2 potencjal równy w przy¬ blizeniu +VI. Zasilanie tych ukladów wynosi OV w czasie gdy brak jest sygnalu rozkazu PISZ na wejsciu ukladu Jl NAND. W koincydencji z sygna¬ lem rozkazu PISZ podawane sa na wejsciu ukla¬ dów J2 i J3 NAND impulsy napieciowe, powodu- 20 25 30 35 40 45 50 55 60: 5 414138 6 • jilc "poprzez "wyjscia ukladów J2 i JS NAND wyste- • rcwahie-,faz. tranzystorów Ti i T2, które sa wpro¬ wadzone w stan przewodzenia otwierajac droge dla pradu plynaceg®. ze .zródla H-Yl poprzez diody Dl, - DZ, rezystor -ft$kolektory, 'i' emitery tranzystorów ^ Tl i; T2 do 'w-yj£ei& ukladu^generatora; -*'- Regulacja amplitudy-pr^du-\vyj4cidwego odbywa .'sie •ptfzez Iddbór. odpowiedniej ."wartosci potencjalu j&ki* osiaga :emiter tranzystora T3 w czasie trwania • sygnalu PISZ. Osiaga sie to. przez zmiane . poten¬ cjalu bazy .tranzystora. T3 przy pomocy*:zmiany war¬ tosci rezystora Jt7.; Uklad:'dopasowania obwodów ?UDO ^przedstawiony na. fig. 3 zawiera symetryczny ukl&d rfczntódwy posiadajacy, na. wejsciu dla pradów - bitowych diody/ D3 i Dl,', które sa spolaryzowane poprzez rezystory RIO i Rll ze zródlem +V2. Ka¬ tody diod D3 i D4 zbocznikowane kondensatorem C4 stanowia wejscie dla bipolarnych sygnalów bi¬ towych przychodzacych z rozgaleznika ROB. Do ka¬ tod diod D3 i D4 dolaczone sa dwa obwody rózni¬ czkujace C1R8 i C2R9, z wyjscia których podawa¬ ny jest sygnal do ukladu detekcji sygnalu UDS.Diody D3 i D4 odcinaja uklad dopasowania ob¬ wodów UDO od ukladu GPB w czasie operacji od¬ czytu. Zachodzi to dzieki temu, ze potencjal fV2 jest wiekszy od potencjalu baz tranzystorów Tl i T2 ukladu GPB. Potencjal tych baz w czasie ope¬ racji odczytu wynosi okolo OV, poniewaz uklady J2 i J3 NAND w tym czasie przewodza prad ze zródla +VI. W czasie operacji odczytu wzmacniacz sygnalów odczytu WSO jest sprzezony z wybrana linia bitowa za posrednictwem kondensatorów Cl i C2, których zadaniem jest odfiltrowanie sklado¬ wej stalej wystepujacej w wezlach A i B. Zastoso¬ wanie kondensatora C4 powoduje oslabienie rózni¬ czkujacego dzialania kondensatorów Cl i C2 na sy¬ gnal odczytu.Uklad detekcji sygnalów UDS przedstawiony na fig. 4 zawiera na wejsciu kondensatora C5, który z jednej strony polaczony jest z generatorem pra¬ du slowa GPS i dekoderem linii slów DLS, a z dru¬ giej przez rezystor R12 do masy i z dioda B5 spo¬ laryzowana przewodowo poprzez polaczone szere¬ gowo rezystory R13 i R14 ze zródlem IV3. Wezel laczacy rezystory R13 i R14 jest polaczony z jednej strony poprzez diode D6 odwrotnie spolaryzowana do masy i z drugiej strony z wejsciem ukladu NAND J4. Wyjscie ukladu J4 jest polaczone z wej¬ sciem linii opózniajacej LO, której wyjscie jest polaczone z wejsciem T przerzutnika P. Wejscie D przerzutnika P jest polaczone z wyjsciem wzmac¬ niacza odczytu WSO, natomiast wyjscie przerzut¬ nika P stanowi wyjscie Wy ukladu detekcji sygna¬ lów UDS. W ukladzie detekcji sygnalów UDS w cza¬ sie operacji CZYTAJ, z generatora pradu slowa GPS zostaje przeslany impuls pradu za posrednict¬ wem dekodera linii slów DLS do obwodu wybra¬ nej linii slowa. W konsekwencji tego w obwodzie bitowym zostanie wytworzony sygnal bipolarny od¬ czytu, który zostaje odczytany przez wzmacniacz odczytu WSO, a nastepnie podany na wejscie „D" przerzutnika P, stanowiacego ogniwo rejestru in¬ formacji wyjsciowej. Wpisanie sygnalu informacji odczytanej do rejestru P odbywa sie za posrednic¬ twem impulsu strobujacego podawanego na wejscie ; :„T!*. irzerzuteika P. Zródlem impulsu strobu jest ¦tylne zbocze impulsu pradu slowa z generatora GPS. Tylne zbocze tego napiecia dostarcza impuls strobciwania poprzez uklad- rózniczkujacy C5, R12, '• 5 diode-05 oraz rezysl:o¥riR13- na wejscie uklstdu J4 NAND 1 przez linie óp^fniajaca LO na wejscie ,/t" przerzutnika F.v • •. ~ '¦¦¦ "¦--'¦' "Takie rozwiazanie ukladu gehracji strobu i ukla- * dii detekcji sygnalów odczytu umozliwia wykorzy¬ stanie energii sygnalu odczytu ukazujacej sie na wejsciu wzmacniacza odczytu WSO skumulowanej z obydwu bipolarnych impulsów sygnalu odczytu reprezentujacycli, odczytana informacje jednobito- wa..:'"-' 15 . ' Zastrzezenia patentowe "' 1. Sposób odezytu- informacji w drutowych pa¬ mieciach magnetycznych, znamienny tym, ze po¬ chodzacy z linii obwodu bitowego bipolarny syg- 20 nal odczytu formuje sie i czyta w czasie, któremu odpowiada odcinek, gdzie obie laczace sie czesci bi¬ polarnego sygnalu odczytu przyjmuja jednakowy kierunek zmiany. 2. Sposób wedlug zastrz. 1, znamienny tym, ze 25 bipolarny sygnal odczytu przed odczytem formuje sie w symetrycznym ukladzie róznicowym z rów¬ nolegla pojemnoscia, na wejsciu róznicowego wzma¬ cniacza odczytu. 3. Sposób wedlug zastrz. 1, znamienny tym, ze 30 sygnal odczytu strobuje sie tylnym zboczem im¬ pulsu pradu slowa usytuowanym w dowolnym miej¬ scu odcinka czasu w zakresie, gdzie obie czesci bi¬ polarnego sygnalu odczytu przyjmuja jednakowy kierunek zmiany. 35 4. Uklad do odczytu sygnalu informacji w dru¬ towych pamieciach magnetycznych znamienny tym, ze zawiera uklad (UDO) dopasowania obwodów, któ¬ rego pierwsze wejscie jest polaczone z wyjsciem generatora (GPB) pradów bitowych, drugie wejscie 40 jest polaczone z wyjsciem rozgaleznika (ROB) ob¬ wodów bitowych, zas jego wyjscie jest polaczone z wejsciem ukladu (UDS) detekcji sygnalu odczy¬ tu. 5. Uklad wedlug zastrz. 4, znamienny tym, ze 45 generator (GPB) pradów bitowych posiada nieza¬ lezne wejscie dla sygnalu PISZ i dwa niezalezne wejscia dla sygnalów sterujacych stanowiace nie¬ zalezne wejscia trzech ukladów NAND, w których wyjscie ukladu (J2) NAND i wyjscie ukladu (J3) 50 NAND bedace ukladami sterujacymi, sa polaczo¬ ne odpowiednio przez rezystory (Rl) i (R2) z emi¬ terem tranzystora (T3), którego baza jest polaczona z wyjsciem ukladu (Jl) majacego wejscie dla syg¬ nalu PISZ, i przez regulujacy amplitude pradu bi- 55 towego, regulowany rezystor (R7) z masa, oraz przez rezystor (R6) z kolektorem tranzystora (T3), który jest polaczony ze zródlem (+V1) pradu stalego i je¬ dnoczesnie z anoda diody (Dl) polaczonej swoja katoda z anoda diody (D2) majacej swoja katode 60 polaczona przez rezystor (R3) ze zlaczonymi razem kolektorami tranzystorów (Tl) i (T2), których bazy sa polaczone odpowiednio z wyjsciami ukladów (J2), (J3) sterujacych, a ich emitery stanowiace wyjscie generatora sa polaczone odpowiednio przez 65 rezystory (R5) i (R4) z masa.114138 7 8 6. Uklad wedlug zastrz. 4, zttamjeimy tyra, ze uklad {UDO) dopasowania obwodów i formowania sygnalu odczytu posiada wejscie dla pradów bito¬ wych polaczone z anodami diod katody sa polaczone z symetrycznym wejsciem dla bipolarnych sygnalów odczytu, przy czym katoda diody (D3) jest polaczona z pierwszym wyprowa¬ dzeniem kondensatora (Ci^ pierwszym wyprowa¬ dzeniem kondensatora (Cl) i pierwszym wyprowa¬ dzeniem rezystora {Mi), natomiast katoda diody densatora (£J4)f pierwszym wyprowadzeniem kon¬ densatora IC2) i pierwszym wyprowadzeniem re¬ zystora (Rll), przy czym drugie wyprowadzenia re¬ zystorów (RIO) i (Rll) sa razem zlaczone i polaczo- prowadzenie kondensatora CCI) stanowiace pierw¬ sze wyprowadzenie wyjscia ukladu oraz drugie wy¬ prowadzenie kondensatora wyprowadzenie wyjscia ukladu sa polaczone od¬ powiednio przez rezystory 7. Uklad wedlug zastrz. 4, znamienny tym, ze 5 uklad (UBS) detekcji sygnalu odczytu posiada wej¬ scie, na które jest przykladany z generatora pradu slowa impuls pradu slowa, polaczone przez kon¬ densator (C53 z katoda pr^ewodzaco-spolaryzowanej diody (D&b i przez rezystor {M2) z masa, natomiast io anoda diody {D5) jest polaczona przez rezystor (RIZ) z wejsciem ukladu (J4) JNAND, a jednoczesnie przez rezystor (R14) ze zródlem {+¥$ pradu sta¬ lego i katoda diody (D$) majacej anode polaczona z masa, przy czym wyjscie ukladu 15 nowi wyjscie ukladu generujacego sygnal strobo- wania.114 138 GPB UDO UDS ROB FIG. 1 T3 32 H we R? JS H *Ó ?I do UDO rfcr—._ ..« FI6 2114138 do UDS D3 L 9 ' 9 -W— A *8Pa f-*^ R3 r—OT ^ C2 D4 6 ¦f f-—• •- ±=C4 0 R10 do ROB M D R11 ¦4—o » " . * "fi*-, s OB [KU GPS T C5 D5 RU T M MR12 3d6 LO FIG. 4 r-U li WSO -O Wy ZGK, 0002/1110/82 — 100 szt.Cena zl 45,— PL