Przedmiotem wynalazku jest uklad wzmacniacza formujacego z pamietaniem wysokiego poziomu sy¬ gnalu wejsciowego, zwlaszcza stosowani w czytni¬ kach kart i czytnikach tasm jako uklad odczytu z elementów optoelektronicznych typu fototranzy¬ stor, fotodioda czy transoptor, stosowanych w me¬ chanizmach tych urzadzen.Znany jest uklad wzmacniacza pradowego do to¬ rów informacyjnych czytników fotoelektrycznych wedlug opisu patentowego PRL nr 60651, MKP G06k 7/10. Uklad ten jest bardzo prosty, zbudowany na wtórniku tranzystorowym, charakteryzuje go jed¬ nak niska odpornosc na zaklócenia, duza wrazliwosc na zmiany temperatury oraz starzenie sie ukladu fotoelektrycznego.Inny znany uklad stabilnego fotowzmacniacza z samoczynnym nastawianiem warunków pracy jest przedmiotem wynalazku CSRS wedlug opisu paten¬ towego nr 152532, MKP G06k 7/00. W ukladzie tym tygnal z fototranzystora jest ksztaltowany poprzez zmiane rezystancji dren-zródlo tranzystora unipo¬ larnego, wlaczonego w obwód emitera fototranzy¬ stora, przy czym bramka tranzystora unipolarnego stanowi podstawowy element petli sprzezenia zwrot¬ nego. Niedogodnoscia tego ukladu jest koniecznosc wstepnego skalowania poziomu sygnalu wejsciowe¬ go oraz jednoczesne stosowanie tranzystorów bipo¬ larnych typu p-n-p i n-p-n oraz tranzystora unipo¬ larnego z izolowana bramka i kanalem typu p.Uklad ten nie jest poza tym przystosowany dla po¬ lo 15 25 30 trzeb techniki TTL. Wymaga on stosowania dodat¬ kowego stopnia formujacego sygnal wyjsciowy do wspólpracy z ukladami TTL.Znany jest równiez uklad formowania i selekcji impulsów uzytecznych z opisu patentowego RFN nr 2643620, MKP2 G06K 7/1Ó. Uklad ten zlozony jesl z dwóch wzmacniaczy operacyjnych, wspólpracuja¬ cych z szescioma uniwiforatorami i osmioma bram¬ kami logicznymi, co wskazuje na wysoka zlozonosc i duze koszty realizacji i strojenia ukladu*, Uklad wedlug wynalazku posiada wejsciowy dzielnik rezystancyjny, wzmacniacz operacyjny, kondensator pamietajacy oraz komparator. Do pier¬ wszego wejscia komparatora podlaczone jest pierwsze wejscie wzmacniacza operacyjnego oraz wejsciowy dzielnik - rezystancyjny, zbudowany z dwóch elementów oporowych i potencjometru. Do 'drugiego wejscia komparatora podlaczona jest jedna okladka kondensatora pamietajacego, wyjscie wzmacniacza operacyjnego poprzez szeregowo pola¬ czone rezystor tlumiacy i diode oraz drugie wejscie wzmacniacza operacyjnego poprzez rezystor sprze¬ zenia zwrotnego.Zmodyfikowany uklad wedlug wynalazku posiada dodatkowo dwa tranzystorowe wtórniki emiterowe, podlaczone do wejsc komparatora. Miedzy pierwsze wejscie komparatora a pierwsze wejscie wzmacnia¬ cza operacyjnego i wejsciowy dzielnik rezystancyj¬ ny wlaczone jest zlacze baza-emiter tranzystora pierwszego wtórnika emiterowego. Miedzy punkt 112978112978 4 wspólny katody diody, rezystora sprzezenia zwrot¬ nego i jednej okladki kondensatora pamietajacego a drugie wejscie komparatora wlaczony jest obwód baza-emiter tranzystora drugiego' wtórnika emite¬ rowego, poprzez rezystor dzielnika emiterowego.Uklad odczytu z fotodiod lub fototranzystorów wedlug wynalazku, zastosowany w czytnikach tasm lub czytnikach kart, cechuje wysoka odpornosc na zaklócenia i zmiany termiczne, niewrazliwosc na starzenie sie elementów optoelektronicznych i roz¬ rzut ich parametrów. Uklad ten spelnia warunki techniczne zarówno dla sygnalów prowadzonych swiatlowodami, stosowanymi w^ najnowszych me¬ chanizmach czytników kart, jak i metodami kon¬ wencjonalnymi na przyklad przewodami wspólkre- tymi, koncentrycznymi lub pasmowymi. Zastosowa¬ nie ukladu wedlug wynalazku zmodyfikowanego dwoma dodatkowymi tranzystorowymi wtórnikami emiterowymi korzystne jest w przypadkach wyma¬ gajacych dlugiego czasu pamietania. Duze stale cza¬ dowe uzyskuje sie dzieki powiekszeniu rezystancji wejsciowej komparatora o wartosc rezystancji wej-. sciowej tranzystorowych wtórników emiterowych.Uklad ten pozwala równiez na precyzyjne ustawie¬ nie przesuniecia logicznego, tzn. róznicy pomiedzy poziomem sygnalu interpretowanym jako logiczne „1" a poziomem interpretowanym jako logiczne „0".Ponadto zmodyfikowany uklad pozwala na bardziej precyzyjne ustalenie marginesu szumu.Przyklad wykonania wynalazku pokazany jest na rysunku, na którym fig. 1 przedstawia jego podsta¬ wowy schemat ideowy, a fig. 2 — schemat ideowy ukladu zmodyfikowanego.Na wejsciu WE ukladu zastosowany jest wejscio¬ wy dzielnik rezystancyjny, zlozony z dwóch elemen¬ tów oporowych Rl i R2 oraz potencjometru PI, któ¬ ry z drugiej strony podlaczony jest do bieguna sy¬ stemu zasilania. Punkt wspólny elementów oporo¬ wych Rl i R2 podlaczony jest do pierwszego wejscia wzmacniacza operacyjnego WO oraz pierwszego Wejscia komparatora K. Do drugiego wejscia kom¬ paratora K podlaczone jest drugie, wejscie wzmac¬ niacza operacyjnego WO poprzez rezystor sprzeze¬ nia zwrotnego R4, wyjscie wzmacniacza operacyj¬ nego WO poprzez szeregowo polaczone rezystor tlumiacy R3 oraz diode Dl wlaczona w kierunku przewodzenia, a takze jedna okladka kondensatora pamietajacego Cl, druga okladka podlaczonego do bieguna systemu zasilania. Wyjscie WY ukladu sta¬ nowi wyjscie komparatora K.W drugim przykladzie wykonania uklad jest zmo¬ dyfikowany dwoma dodatkowymi tranzystorowymi wtórnikami emiterowymi, z których,pierwszy wla¬ czony jest zlaczem baza-emiter tranzystora pierw¬ szego wtórnika emiterowego Tl miedzy pierwsze wejscie komparatora K a punkt wspólny elementów oporowych Rl i R2 oraz pierwsze wejscie wzmac¬ niacza operacyjnego WO. Baza tranzystora drugiego wtórnika emiterowego T2 polaczona jest z punktem wspólnym katody diody Dl, rezystora sprzezenia zwrotnego R4 oraz jednej okladki kondensatora pa¬ mietajacego Cl. Emiter tranzystora T2, poprzez rezystor dzielnika emiterowego R5, podlaczony jest do drugiego wejscia komparatora K. Kolektory obu tranzystorów Tl i T2 oraz rezystor emiterowy R6 pierwszego wtórnika emiterowego i rezystorowy dzielnik emiterowy R5-R7 drugiego wtórnika emi¬ terowego sa podlaczone do systemu zasilania ukla¬ du.Przedstawiony w przykladzie wykonania uklad wzmacniacza formujacego wedlug wynalazku dziala nastepujaco: Sygnal wejsciowy podawany jest na wejscie WE ukladu wzmacniacza formujacego z fo- toelementu mechanizmu czytnika kart i jest poprzez wejsciowy element oporowy Rl kierowany na wej¬ scie wzmacniacza operacyjnego WO. Wejsciowy dzielnik rezystancyjny przystosowuje sygnal wejs¬ ciowy do sterowania ukladem wzmacniacza formu¬ jacego. Poszerza to obszar zastosowan ukladu we¬ dlug wynalazku, na przyklad dla zródla sygnalów o amplitudach przekraczajacych wartosci dopusz¬ czalne dla wejscia zastosowanego wzmacniacza ope¬ racyjnego WO. Zastosowanie rezystora tlumiacego R3 korzystne jest w przypadku sterowania wzmac¬ niacza operacyjnego WO, wrazliwego na krótko¬ trwale zwarcie wyjscia. Jesli na wejsciu WE ukladu pokaze sie wysoki stan sygnalu, stan ten jest zapa¬ mietany na okladce kondensatora pamietajacego Cl.Po porównaniu przez uklad komparatora K sygna-: lów na obu jego wejsciach, na wyjsciu WY ukladu pokaze sie równiez stan wysoki, odpowiadajacy wartosci logicznej „1" dla ukladów TTL. Jezeli na¬ tomiast na wejsciu WE pokaze sie stan niski sygna- - lu z fotoelementu, który powinien byc zinterpreto¬ wany jako logiczne „0" dla ukladów TTL, kompa¬ rator K po porównaniu tego stanu ze stanem wczesniej zapamietanym na kondensatorze pamie¬ tajacym Cl, przyjmie na swoim wyjsciu wartosc lo¬ giczna sygnalu „0".Zmodyfikowany uklad wzmacniacza formujacego wedlug wynalazku przedstawiony na fig. 2 dziala w opisany wyzej sposób, przy czym sygnal z foto¬ elementu jest kierowany z wejsciowego dzielnika rezystancyjnego poprzez wzmacniacz operacyjny WO na wejscie komparatora K poprzez zlacze baza- -emiter tranzystora pierwszego wtórnika^ emitero¬ wego Tl, natomiast na drugie wejscie komparatora K wprowadzany Jest sygnal z okladki-kondensatora pamietajacego Cl, poprzez zlacze baza-emiter tran¬ zystora drugiego wtórnika emiterowego T2 i szere¬ gowo wlaczony rezystor dzielnika emiterowego R5.Zastosowanie tranzystorowych wtórników emitero¬ wych pozwala na zwiekszenie impedancji wejscio¬ wej komparatora K, w zaleznosci od potrzeb czasu pamietania i rodzaju komparatora.Zastosowanie dzielnika emiterowego R5-R7 w ob¬ wodzie emitera tranzystora drugiego wtórnika emi¬ terowego T2 pozwala na ustalenie optymalnego marginesu szumów.Zastrzezenia patentowe 1. Uklad wzmacniacza formujacego z pamietaniem wysokiego poziomu sygnalu wejsciowego, zwlaszcza stosowany w czytnikach kart i czytnikach tasm, posiadajacy na wejsciu dzielnik rezystancyjny po¬ laczony z jednym wejsciem wzmacniacza operacyj- ^. nego i kondensator pamietajacy, znamienny tym, 10 15 20 25 30 35 40 45 50 555 112978 6 ze zawiera komparator (K), którego pierwsze wej¬ scie polaczone jest z pierwszym wejsciem wzmac¬ niacza operacyjnego (WO) i wejsciowym dzielnikiem rezystancyjnym, utworzonym z elementów oporo¬ wych (Rl, R2) i potencjometru (PI), a do drugiego wejscia komparatora (K) podlaczony jest kondensa¬ tor pamietajacy (Cl), wyjscie wzmacniacza opera¬ cyjnego (WO), poprzez szeregowo polaczone rezystor tlumiacy (R3) i diode (Dl), oraz drugie wejscie . wzmacniacza operacyjnego (WO), poprzez rezystor sprzezenia zwrotnego (R4). 2. Uklad wzmacniacza formujacego wedlug zastrz. 1, znamienny tym, ze miedzy pierwsze wejscie kom¬ paratora (K) a pierwsze wejscie wzmacniacza ope¬ racyjnego (WO) wlaczone jest zlacze baza-emiter tranzystora pierwszego wtórnika emiterowego (Tl), natomiast, miedzy drugie wejscie komporatora (K) a punkt wspólny katody diody (Dl), rezystora sprze¬ zenia zwrotnego (R4) i okladki kondensatora pamie¬ tajacego (Cl), wlaczony jest obwód baza-emiter tranzystora drugiego wtórnika emiterowego (T2), poprzez rezystor dzielnika emiterowego (R5). PL