PL105074B1 - Sposob i uklad do ustalania wartosci czasu repetycji w woltomierzach calkujacych - Google Patents

Description

Opis patentowy opublikowano: 31.07.1981 105 074 CZYTELNIA Urredu Patentowego Peis^ij lziczipisi*liii| lmtw'1 Int. Cl3. G01R 19/76 Int. Cl3. G01R 19/25 Twórcywynalazku: Romuald Borek, Benedykt Rzasa Uprawniony z patentu : Politechnika Rzeszowska im. J. Lukasiewicza, Rzeszów (Polska) Sposób i uklad do ustalania wartosci czasu repetyeji w woltomierzach calkujacych . Wynalazek dotyczy sposobu i ukladu do ustalania wartosci czasu repetyej i w woltomierzach calkujacych przetwarzajacych napiecie na czas przy wykorzystaniu zasady podwójnego calkowania.

Przetwarzanie calki napiecia w okresie integracji na wartosc interwalu czasu zachodzi w cyklu zlozonym zwykle z trzech etapów i powtarza sie cyklicznie. Natomiast wynik pomiaru, okreslony stanem logicznym licznika, jest przekazywany do bloku pamieci sprzezonego z blokiem indykacji pod wplywem wymuszenia sygnalem generowanym z ukladu sterujacego czescia cyfrowa woltomierza. Cykl pracy woltomierza jest synchronizowany napieciem sieci zasilajacej. W znanych i stosowanych rozwiazaniach woltomierzy dzialajacych na zasadzie podwójnego calkowania, do pamieci sa przekazywane wyniki przetwarzan kazdego kolejnego cyklu przetwarzania pod wplywem wymuszenia sygnalem wytworzonym w ukladzie sterowania odczytem, wzglednie co okreslony interwal czasu, którego polozenie w stosunku do poczatków cykli przetwarzania nie jest jednoznaczne i powtarzalne. Mozliwe jest takze przekazywanie stanu licznika do pamieci w wybranym cyklu przetwarzania pod wplywem wymuszenia sygnalem zewnetrznym. We wszystkich przypadkach przekazanie stanu licznika do pamieci i bloku indykacji jest uzaleznione od odpowiedniego stanu logicznego na wyjsciu ukladu sterujacego odczytem i ustalajacego czas repetycji.

Przedstawione sposoby ustalania czasu repetycji w woltomierzach calkujacych wykazuja szereg wad i niedogodnosci. Przekazywanie stanu licznika do pamieci w kazdym cyklu przetwarzania daje stosunkowo duza i niezmienna liczbe wyników pomiarów w jednostce czasu, która nie zawsze moga zapisac mechaniczne urzadzenia rejestrujace wspólpracujace z woltomierzem. Przy przekazywaniu wyników pomiarów co okreslony interwal czasu napotyka sie na trudnosc precyzyjnego ustalania malych czasów repetycji, mniejszych od 0,5 s.

Ponadto wystepuje blizej nieokreslony czas wyczekiwania na odpowiednio korzystny logicznie moment, w którym moze nastapic przesylanie stanu licznika do pamieci i bloku indykacji. Ustalanie okresu repetycji poprzez podawanie na uklad sterujacy woltomierza impulsu zewnetrznego nie usuwa wyzej wymienionych wad.

Ewentualnie wyzwalanie sygnalem zewnetrznym synchronizowanym z siecia jest trudne do praktycznejI 2 105 074 realizacji, poniewaz wymaga uwzglednienia przesuniec fazowych i opóznien czasowych w ukladzie ksztaltujacym napiecie oraz ustalenia kolejnosci nastepujacych po sobie okresów tego napiecia synchronizujacych cykl pracy woltomierza, co jest zwiazane ze sposobem jego wlaczenia i innych urzadzen systemu pomiarowego do sieci zasilajacej.

Celem wynalazku jest usuniecie wyzej wymienionych wad poprzez przekazywanie do pamieci nie wszystkich, lecz cyklicznie wybieranych wyników pomiarów ze zbioru wyników okreslonych czestoscia przetwarzania. Zachowana jest przy tym podstawowa zasada dzialania woltomierza z przetwarzaniem napiecia na interwal czasu.

Zgodnie z wytyczonym zadaniem, sposób ustalania wartosci czasu repetycji polega na synchronicznym podziale.czestotliwosci przetwarzania napiecia na odpowiednio mniejsza czestotliwosc przekazywania wyniku przetworzenia do pamieci i bloku indykacji, przy czym wspólczynnik podzialu czestotliwosci jest regulowany dyskretnie i przyjmuje wartosci ze zbioru liczb naturalnych.

Uklad do ustalania wartosci czasu repetycji w woltomierzach calkujacych sterujacy ich czescia cyfrowa zawiera dzielnik czestotliwosci o zmiennym wspólczynniku podzialu „n", którego wejscie jest sterowane sygnalem inicjujacym cykl przetwarzania, zas wyjscie poprzez funktor koniunkcji steruje blokiem pamieci sprzezonym z blokiem indykacji.

Taki sposób ustalania czasu repetycji oraz uklad realizujacy ten sposób w woltomierzach przetwarzajacych napiecie na czas umozliwia wykorzystanie czestotliwosci przetwarzania, która jest calkowita podwielokrotnoscia czestotliwosci sieci zasilajacej, jako miary czasu w procesie dyskretyzacji mierzonych przebiegów ciaglych.

Moment przekazywania wyniku pomiaru do pamieci jest synchroniczny z czestotliwoscia przetwarzania napiecia na czas oraz jednoznacznie i precyzyjnie okreslony w stosunku do poczatku cyklu. Cenna zaleta jest uzyskiwanie krótkich czasów repetycji nastawianych w sposób dyskretny, zwlaszcza czasów równych podwójnej i potrójnej dlugosci cyklu przetwarzania oraz bardzo dlugich czasów repetycji obejmujacych kilkadziesiat cykli przetwarzania.

Przedmiot wynalazku jest blizej wyjasniony w przykladowym wykonaniu uwidocznionym na rysunku, na którym fig. 1 przedstawia schemat ukladu polaczen dzielnika czestotliwosci o zmiennym wspólczynniku podzialu „n" w czesci cyfrowej woltomierza, zas fig. 2 — przebiegi czasowe w najwazniejszych punktach ukladu sterowania blokiem cyfrowym.

Sposób wedlug wynalazku polega na synchronicznym podziale czestotliwosci przetwarzania napiecia na odpowiednio mniejsza czestotliwosc przekazywania wyniku przetworzenia do pamieci i bloku indykacji, przy czym wspólczynnik podzialu czestotliwosci „n" jest regulowany dyskretnie i przyjmuje wartosci ze zbioru liczb naturalnych. Uklad realizujacy ten sposób zawiera blok formujacy napiecie sieci zasilajacej 5, blok sterowania bramka licznika 14, generator impulsów wzorcowych 18 podawanych do bramki 17, uklad identyfikacji polaryzacji napiecia mierzonego 19, funktor^ logiczny 6, licznik 11, blok pamieci 12 i blok indykacji 13.

Ponadto w ukladzie sterowania czescia cyfrowa woltomierza umieszczony jest dzielnik czestotliwosci 15 o zmiennym wspólczynniku podzialu „n", którego wejscie jest sterowane sygnalem inicjujacym cykl przetwarzania, zas wyjscie poprzez funktor koniunkcji 6 wprowadzajacy dodatkowy warunek umiejscowienia czasu przekazywania wyniku pomiaru od pamieci w scisle okreslonym przedziale czasowym cyklu przetwarzania steruje blokiem pamieci 12 sprzezonym z blokiem indykacji 13. , Zasada sterowania czasem repetycji z wykorzystaniem dzielnika czestotliwosci o zmiennym wspólczynniku podzialu „n" jest nastepujaca: Cykl pracy woltomierza wyznaczaja przebiegi 1, 2, 3 i 4 otrzymane na wyjsciu ukladu formujacego 5. Proces ustalania okresu przekazywania stanu licznika oraz czasu repetycji ma miejsce w funktorze logicznym 6. Sygnal wyjsciowy 7 funktora 6 jest opisany funkcja zanegowanej koniunkcji sygnalów wejsciowych 2, 3, 8 i 9. Zanegowany sygnal 7 jest wlasciwym sygnalem przekazania 10 do bloku pamieci 12.

Sygnaly 2 i 3 podane na wejscie funktora 6 wyznaczaja taki interwal czasu w czasie trwania cyklu pracy, w którym dopuszcza sie mozliwosc przekazania stanu licznika 11 do bloku pamieci 12 i bloku indykacji 13.

Sygnal 8 wytworzony przez uklad sterowania bramka licznika 14 stwarza zakaz przekazywania stanu licznika 11 do pamieci 12, jezeli nie zakonczyl sie proces przetwarzania napiecia na^czas. Sygnal 9 stanowi warunek uzalezniajacy pojawienie sie wlasciwego sygnalu 7 na wyjsciu funktora 6 Od odpowiedniego stanu logicznego na wyjsciu wkladu ustalania czasu repetycji procesu przekazywania.

Ukladem ustalajacym czas repetyqi jest dzielnik czestotliwosci 15 o zmiennym wspólczynniku podzialu „n'V Dzielnik 15 wprowadza bezposrednio do funktora 6 sygnal 9 synchroniczny z wewnetrznym cyklem przetwarzania woltomierza. Wspólczynnik podzialu „n" moze przybierac dowolnie wybrane wartosci ze zbioru liczb naturalnych w zaleznosci od przyjetej konstrukcji dzielnika 15. Wyjscie dzielnika czestotliwosci 15 jest sterowane sygnalem 16. Ujemne zbocze sygnalu 16 odpowiadajace zamknieciu bramki 17 dla impulsów podawanych z generatora wzorcowych interwalów czasu 18 wywoluje stan jedynki logicznej na wyjsciu dzielnika105 074 -3 , zas dodatnie zbocze sygnalu 16 powoduje w nastepnym cyklu przetwarzania zmiane stanu na wyjsciu dzielnika 15 z jedynki logicznej na zero. Czas trwania impulsu na wyjsciu dzielnika 15 zmienia sie w przedziale od • 10~3 do 40 • 10~3, wzaleznosci od wartosci mierzonego napiecia, zas czas powtarzania tych impulsów jest równy n • 60 • 10"3s. W interwale czasu równym róznicy miedzy okresem sygnalu na wyjsciu dzielnika 15 a czasem trwania impulsu, zerowy poziom logiczny sygnalu 9 wprowadzonego do funktora 6 powoduje utrzymywanie wyniku pomiaru w pamieci 12 licznika 11.

Przekazywanie wyniku pomiaru do pamieci odbywa sie cyklicznie w momencie zmiany poziomu logicznego sygnalu 9 z jedynki logicznej na zero i po spelnieniu warunków dla przekazania, wynikajacych z wlasnego cyklu przetwarzania. W ten sposób zostaje zapewnione cykliczne, z duza dokladnoscia, synchroniczne w stosunku do poczatku cyklu przetwarzania woltomierza, przekazywanie wyniku pomiaru do bloku pamieci 12 sprzezonego z blokiem indykacji 13. Znak napiecia mierzonego przekazywany jest do bloku indykacji 13 w formie stanu logicznego poprzez uklad identyfikacji polaryzacji napiecia mierzonego 19 sprzezony z czescia analogowa woltomierza, nie pokazana na rysunku.

Oczywiscie, zasada sterowania czasem repetycji z wykorzystaniem dzielnika czestotliwosci o zmiennym wspólczynniku podzialu „n" nie ogranicza sie do inicjowania pomiaru cyklicznym^ impulsem wewnetrznym wytworzonym w czesci cyfrowej woltomierza. Przekazanie do pamieci 12 stanu licznika 11 moze nastapic równiez pod wplywem pobudzenia recznego przyciskiem umieszczonym na obudowie woltomierza oraz impulsem zewnetrznym, jednorazowym lub cyklicznym, wprowadzanym do gniazda torów informacyjno-sterujacych woltomierza, które sa przeznaczone do jego wspólpracy z innymi urzadzeniami przetwarzania danych. Ponadto, dzielnik czestotliwosci 15 moze byc sterowany innym sygnalem niz 16 pod warunkiem, ze sygnal ten bedzie synchroniczny z cyklem przetwarzania woltomierza i bedzie mial nie wiecej niz jedna zmiane poziomu logicznego, miedzy zerem, jedynka i zerem. Po wprowadzeniu niewielkich zmian w czesci cyfrowej woltomierza mozna wytworzyc sygnal informacyjny o dostepnosci wyników umieszczonych w pamieci dla urzadzen rejestrujacych przez interwal czasu od chwili zakonczenia przekazywania wyniku pomiaru do pamieci do momentu rozpoczecia przekazywania kolejnego wyniku.

Przedstawiony sposób ustalania czasu repetycji w woltomierzach calkujacych umozliwia pelniejsze ich wykorzystanie w systemach centralnej rejestracji i przetwarzania danych. i

Claims (2)

Zastrzezenia patentowe

1. Sposób ustalania wartosci czasu repetycji w woltomierzach calkujacych przetwarzajacych napiecie na czas przy wykorzystaniu zasady podwójnego calkowania, w których przekazanie stanu licznika do pamieci i bloku indykacji jest uzaleznione od odpowiedniego stanu logicznego na wyjsciu ukladu sterujacego odczytem i ustalajacego czas repetycji, znamienny tym, ze polega na synchronicznym podziale czestotliwosci przetwarzania napiecia na odpowiednio mniejsza czestotliwosc przekazywania wyniku przetwarzania do pamieci i bloku indykacji, przy czym wspólczynnik podzialu czestotliwosci „n" jest regulowany dyskretnie i przyjmuje wartosci ze zbioru liczb naturalnych.

2. Uklad do ustalania wartosci czasu repetycji w woltomierzach calkujacych, sterujacy ich czescia cyfrowa, skladajacy sie z ukladu formujacego napiecie sieci zasilajacej, ukladu sterujacego bramka licznika, generatora impulsów wzorcowych, ukladu identyfikacji polaryzacji napiecia mierzonego, licznika bloku pamieci i bloku indykacji, znamienny ty~m, ze ma w ukladzie sterowania czescia cyfrowa woltomierza dzielnik czestotliwosci (15) o zmiennym wspólczynniku podzialu „n", którego wejscie jest sterowane sygnalem inicjujacym cykl przetwarzania, zas wyjscie poprzez funktor koniunkcji (6) wprowadzajacy dodatkowy warunek umiejscowienia czasu przekazywania wyniku pomiaru do pamieci w scisle okreslonym przedziale czasowym cyklu przetwarzania steruje blokiem pamieci (12) sprzezonym z blokiem indykacji (13).105 074 30 Hi J * d ^•7 ti^jtrtrLrLrl i 1 i i i ' i_ i -r i i i ! I I L* i i fig.Z Prac. Poligraf. UP PRL naklad 120+18 Cena 45 zl