PL104698B1 - Sposob zwiekszania rozdzielczosci przetwornikow analogowo-czestotliwosciowych - Google Patents

Description

Przedmiotem wynalazku jest sposób zwiekszania rozdzielczosci przetworników analogowo-czestotliwoscio¬ wych pracujacych w oparciu o metode calkowania analogowej wielkosci wejsciowej.

Znane sa przetworniki analogowo-czestotliwosciowe pracujace w oparciu o metode calkowania wielkosci wejsciowej, w których napiecie z integratora porównywane jest ze stala wartoscia napiecia odniesienia. W mo¬ mencie zrównania wartosci tych napiec porównywanych w komparatorze nastepuje generacja impulsu na wyjsciu przetwornika i rozladowanie pojemnosci w integratorze po czym cykl integracji jest powtarzany. Zwiekszenie rozdzielczosci przetwornika uzyskuje sie droga zmniejszania pojemnosci w integratorze lub zmniejszania poziomu napiecia odniesienia, co powoduje obnizenie dokladnosci przetwarzania.

Celem wynalazku jest zwiekszenie rozdzielczosci przetwornika analogowo-czestotliwosciowego bez zmiany stalej calkowania i napiecia odniesienia przy wykorzystaniu sygnalu napieciowego z wyjscia integratora oraz sygnalu czestotliwosciowego z wyjscia przetwornika.

Istota wynalazku polega na tym, ze napiecie z wyjscia integratora w przetworniku analogowo-czestotli- wosciowym porównywane jest w czasie kazdego okresu calkowania z napieciem schodkowym otrzymywanym z przetwornika cyfrowo-analogowego przy czym w momentach zrównania narastajacego na wyjsciu integratora napiecia z napieciem z przetwornika cyfrowo-analogowego nastepuje generacja impulsu który wlacza nastepny kwant napiecia na wyjsciu przetwornika cyfrowo-analogowego, a impulsy z wyjscia przetwornika analogo¬ wo-czestotliwosciowego powoduja zerowanie przetwornika cyfrowo-analogowego po kazdym cyklu calkowania.

Czestotliwosc impulsów generowanych w momentach zrównania napiec z integratora i przetwornika cyfro¬ wo-analogowego jest pomnozona przez liczbe kwantów napiecia przypadajacych na jeden okres calkowania czestotliwoscia wyjsciowa przetwornika analogowo-czestotliwosciowego.

Zasadnicza korzyscia stosowania sposobu wedlug wynalazku jest mozliwosc zwiekszania rozdzielczosci przetwornika bez zmiany wymagan odnosnie parametrów integratora i komparatora przetwornika. Przy wymaga¬ nych duzych zdolnosciach rozdzielczych wymagania co do szybkosci dzialania integratora i komparatora sa znacznie wyzsze niz np. w przetwornikach dzialajacych w oparciu o metode podwójnej integracji.2 104698 Stosujac sposób zwiekszania rozdzielczosci wedlug wynalazku dla tego samego ukladu przetwornika uzy¬ skuje sie zwiekszenie dokladnosci i szybkosci przetwarzania. Zwiekszajac w przetworniku dokladnosc droga zwiekszania stalej calkowania lub/i napiecia odniesienia zmniejsza sie czestotliwosc wyjsciowa która z kolei- mozna zwiekszyc stosujac do przetwornika sposób wedlug wynalazku.

Przedmiot wynalazku jest pokazany na przykladzie wykonania, odtworzonym na rysunkach, gdzie fig. 1 przedstawia przebiegi czasowe charakterystyczne dla sposobu zwiekszenia rozdzielczosci wedlug wynalazku, a fig. 2 — uklad blokowy zwiekszania rozdzielczosci przetwornika analogowo-czestotliwosciowego.

Impulsy a sa impulsami z wyjscia przetwornika analogowo — czestotliwosciowego a czestotliwosc ich powtarzania jest zalezna od wartosci podawanego na wejscie przetwornika sygnalu analogowego. Impulsy te generowane sa w przetworniku przy koncu kazdego cyklu calkowania w momencie gdy napiecia z wyjscia inte¬ gratora b osiaga wartosc równa ustalonej wartosci progowej. W przetworniku w momencie wystapienia tego impulsu nastepuje rozladowanie pojemnosci w integratorze i zmiana napiecia b na wyjsciu integratora do wartosci poczatkowej. Przebieg b jest typowym dla przetwornika analogowo-czestotliwosciowego przebiegiem napiecia na wyjsciu integratora. Przebieg c obrazuje zmiane napiecia na wyjsciu przetwornika cyfrowo-analogo- wego w czasie porównywania tego napiecia z napieciem z wyjscia integratora. Impulsy d generowane sa w mo¬ mentach zrównania napiec b i c. Porównywanie napiec bici generacja impulsów d nastepuje w czasie calego cyklu calkowania przy czym impulsy a powoduja na koncu cyklu takze powrót napiecia c do stanu poczatkowe¬ go.

Stosowanie sposobu zwiekszania rozdzielczosci wedlug wynalazku jest wyjasnione na przykladzie ukladu z fig. 2. Sygnal analogowy podlegajacy przetwarzaniu doprowadzony jest do wejscia we przetwornika analogo¬ wo — czestotliwosciowego 1. Na jednym z wyjsc otrzymuje sie sygnal czestotliwosciowy a przy czym czestotli¬ wosc powtarzania impulsów jest proporcjonalna do wartosci wielkosci analogowej podawanej na wejscie we. Na drugie wyjscie doprowadzany jest sygnal b bezposrednio z wyjscia integratora w przetworniku analogowo-czesto- tliwosciowym 1. Impulsy a wprowadzane sa na wejscie zerujace licznika 4 sterujacego przetwornik cyfrowo-analo- gowy 5. Sygnal b doprowadzany jest do jednego wejscia komparatora 2 a na drugie wejscie doprowadzony jest sygnal analogowy c z wyjscia przetwornika cyfrowo-analogowego 5. Sygnal z wyjscia komparatora 2 podawany jest do ukladu multiwibratora 3. Na wyjsciu multiwibratora 3 otrzymuje sie sygnal czestotliwosciowy d, poda¬ wany do licznika 4 sterujacego przetwornik cyfrowo-analogowy 5.

Dzialanie ukladu z fig. 2 jest nastepujace. W momencie wystapienia impulsu a (fig. 1) nastepuje zmiana wartosci napiecia b na wyjsciu integratora. Jednoczesnie impuls a powoduje wyzerowanie licznika 4 i na wejscie przetwornika cyfrowo-analogowego 5 (fig. 2) podawany jest stan odpowiadajacy najnizszej wartosci analogowej na wyjsciu przetwornika cyfrowo-analogowego 5. Zgodnie z przebiegami z fig. 1 na wejsciu komparatora 2 (fig. 2) po wystapieniu impulsu a napiecie z integratora jest mniejsze niz napiecie c z wyjscia przetwornika cyfrowo-ana¬ logowego 5. Napiecie z wyjscia integratora rosnie w cyklu calkowania i w momencie zrównania z napieciem z przetwornika cyfrowo-analogowego 5 na wyjsciu komparatora 2 nastepuje skokowa zmiana stanu powodujaca generacje impulsu w multiwibratorze 3. Impulsy d z wyjscia multiwibratora 3 podawane sa do licznika 4 którego wyjscie cyfrowe steruje przetwornik cyfrowo-analogowy 5. Po wystapieniu pierwszego w danym cyklu calkowa¬ nia impulsu d nastepuje zmiana stanu licznika 4 o jeden bit i skokowa zmiana stanu napiecia na wyjsciu prze¬ twornika cyfrowo-analogowego 5 o jeden kwant napiecia,oraz powrót do poprzedniego stanu napiecia na wyjsciu komparatora 2 gdyz napiecie c z przetwornika cyfrowo-analogowego 5 jest wieksze od napiecia a z integratora w przetworniku analogowo-czestotliwosciowym 1. Gdy rosnace napiecie b osiagnie wartosc napiecia c zwiekszo¬ nego o jeden kwant nastepuje znowu zmiana stanu komparatora 2, generacja impulsu d na wyjsciu multiwibratora 3, skokowy przyrost o jeden kwant, napiecia c na wyjsciu przetwornika cyfrowo-analogowego 5.

Na figurze 1 przykladowo podano skokowa zmiane na wyjsciu przetwornika cyfrowo-analogowego 5 opiec kwantów, co powoduje generacje pieciu impulsów d w czasie jednego cyklu calkowania. Powoduje to pieciokrotne zwiekszenie czestotliwosci impulsów na wyjsciu ukladu w stosunku do czestotliwosci impulsów a otrzymywanych z przetwornika analogowo-czestotliwosciowego 1. Jezeli w czasie cyklu calkowania porównuje sie napiecie z integratora z napieciem schodkowym skladajacym sie zn kwantów to otrzymana czestotliwosc wyniesie nxf gdzie f jest czestotliwoscia impulsów wyjsciowych przetwornika analogowo-czestotliwosciowego 1.

Zwiekszenie n-krotnie czestotliwosci odpowiadajacej przetwarzanej wielkosci analogowej odpowiada n-krotnemu zwiekszeniu rozdzielczosci calego ukladu bez zmiany pozostalych parametrów przetwornika analogowo-czesto¬ tliwosciowego 1.104698 3

Claims (1)

1. Zastrzezenie patentowe Sposób zwiekszania rozdzielczosci przetworników analogowo-czestotliwosciowych pracujacych w oparciu' o matode calkowania analogowej wielkosci wejsciowej, znamienny tym, ze napiecie (b) z wyjscia integra¬ tora porównuje sie w kazdym cyklu calkowania z napieciem schodkowym (c) przy czym dla kazdego zrównania napiec (b ic) generuje sie impuls (d), który powoduje zwiekszenie o kwant napiecie (c), a impulsy czestotli¬ wosciowe (a) z wyjscia przetwornika powoduja powrót napiecia (c) do wartosci poczatkowej po kazdym cyklu calkowania. Jl TL—JL J\ fl JL JL ¦4JUULJUJUULJL1JU._.^ fig. 1 O- 1 l> fi9- 2