SU783819A1 - Преобразователь код-аналог - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ КОД-АНАЛОГ

1

Предлагаемый преобразователь коданалог предназначен дл  использовани  в автоматизированных системах управлени  технологическими процессами (АСУТН), в частности дл  управлени  5 объектами с малой инерционностью.

Известны преобразователи код-мощность , соето 1цие из преобразовател  код-напр жение и тиристорного усилител  (бло.ка управлени  тиристбром)

(дд и

Недостаток этих преобразователей заключаетс  в низком быстродействии, в пределе, ограниченном длительностью полупериода сетевого напр жени . Этот 15 недостаток особенно сильно про вл етс  при управлении об1 ектами с мгшой инерционностью.

Наиболее близким по технической 20 сущности к изобретению  вл етс  преобразователь код-мощность, содержащий источник переменного напр жени , соединенный со йходом блока синхронизации , задатчик кода, выходы которого 25 подключены к первым входам входных вентилей, триггер, выход которого св зан со входом блока запуска тиристоров , выход которого роединен с тиристорным блоком, счетчик, элементы за- ЗО

держки, генератор импульсов и элемент И ГЗ.

Недостатком данного преобразовате-. л , так же как и аналогов,  вл етс  низкое быстродействие.

Цель изобретени  - повышение быстродействи  преобразовател .

Быстродействие преобразовател  повышаетс  тем, что полупериод сетевого напр жени  (минимально возможный период управлений тиристорами дл  схем аналогов и прототипа) делитс  на N частей, кажда  из которых и  вл етс  периодом управлени  тиристорами IB предлагаемом преобразователе.. При этом быстродействие преобразовател  повышаетс  в N раз. Длительности этих периодов выбираютс  различными из услови  выполнени  равенства максимгшьных мощностей, выдел емых в каждом периоде. Число же импульсов квантовани  в периодах задаетс  посто нным, а квантовани  - различным дл  каж дого периода.

Поставленна  цель достигаетс  за счет того, что в преобразователь код- . аналог, содержащий источник переменното , напр жени , соединенный со входом блока синхронизации, задатчик кода, выходы которого подклк)Чены к первым

входам входных переключающих элементов , управл ющий триггер, выход которого соединен со входом блока запуска тиристоров, выход которого соединен с блоком формировани  выходного сигнала , счетчик, элементы задержки, генеjpaTop импульсов и элемент И, введены -Н,« счетчик и блок выбора шага квантовани , первый вход которого соедин н с выходом генератора импульсов второй - с выходом блока синхронизации Ис первым входом масштабного счетчика, а выход - с первым входом счетчика и первым входом масштабного счетчика, выход которого через первый элемент задержки св зан со вторым входом входных переключающих элементов , а через второй элемент задержки - с перрым входом управл ющего триггера и третьим входом блока выбора шага квантовани , выход счетчика через элемент И соединен со вторым входом управл к цего триггера.

Кроме того, блок выбора шага квантовани  вьтолнен из счетчика, элемента И, ключевых элементов, элемента задержки, блока пам ти, элемента ИЛИ и счетчика адреса. Первый вход счетчика соединен с первым входом блока выбора шага квантовани , а выход через З: л емент И - с выходом блока выбора Шага квантовани  и с первым входом элемента ИЛИ. Первый вход, счетчика ад раса соединен со вторым входом блока выбора шага квантовани , второй входсо вторым входом элемента ИЛИ и треTbstM входом блока выбора шага квантовани , а выход - со входом блока пам ти , выходами подключенного к первым входам ключевых элементов, выходы которых соединены со вторыми входами счет сика. Выход элемента ИЛИ соединен через элемент задержки со вторыми BXO дами ключевых элементов.

На чертеже представлена структурна  схема преобразовател  код-аналог.

Преобразователь код-аналог содержит генератор 1 импульсов, блок 2 синхронизации , блок выбора шага квантова ни , который состоит издвоичного счетчика 3, ключевого элемента 4, блока 5 пам ти, счетчика б адреса, элемента И 7, элемента 8 задержки, элемента ИЛИ 9, входные ключевые элементы 10, двоичный счетчик 11, масштабный счетчик 12, элемент 13 задержки , элемент И 1.4, элемент 15 згшержки , управл ющий триггер 16 с раздельными 4в; содами , блок 17 запуска, блок 18 формировани  выходного сигнала.

Управл ющий сигнал в виде параллелного двоичного кода подаетс  на входные ключевые элементы 10, причем максимальный код соответствует максималь ной выходной мощности за период, который задаетс  масштабным счетчиком 12. .

Входное сетевое напр жение поступает на вход блока 2 синхронизации ,

который формирует импульсы в момент, перехода сетевого напр жени  через нулевое значение. Эти импульсы проход т на вход установки в нуль масштабного счетчика 12, который устанавливаетс  в исходное состо ние и на его выходе вырабатываетс  сигнал, который поступает на элементы 13 и 15 задержки . Одновременно импульсы с блока 2 синхронизации поступают на вход синхронизации блока выбора шага квантовани , а именно на вход установки в нуль счетчика б адреса, который сбрасываетс , в состо ние готовности.

Импульс с выхода элемента 13 задержки поступает на входные ключевые элементы 10, ив двоичном счетчике 11 производитс  запись кода управл кицего сигнала. Импульс с выхода элемента 15 задержки подаетс  на один из входов управл ющего триггера 16 и устанавливает его в нуль/ т. е. выключает блок 17. Одновременно импульс с элемента

15задержки поступает на вход триггера 16, который устанавливает начало периода управлени , и на вход блока выбора шага квантовани , а именно на счетный вход счетчика б адреса и на один из входов элемента ИЛИ 9. Счетчик б адреса воздает сигнал на вход блока 5 пам ти,и на его выходе по вл етс  код, соответствующий длительност шага квантовани  в первом периоде, управлени  формированием выходного сигнала . Импульс с элемента ИЛИ 9 через элемент В задержки проходит на ключевые элементы 4/ и в двоичном счетчике

3 происходит запись кода шага квантовани  первого периода управлени  формированием выходного .

Элементы 13 и 15 задержки ввод тс  в схему преобразовател  дл  устранени  неопределенных состо ний триггера

16с раздельными входами в случа х, когда.управл ющий код имеет все нули или единицы. Элемент 8 задержки вводис  в схему преобразовател  дл  правилной работы блока выбора шага квантовани . Врем  задержки элемента 8 выбираетс  меньше времени задержки элемента 15, которое, в свою очередь, меньше времени задержки элемента 13.

. Импульсами от генератора 1, которы подаютс  на вход блока выбора шага квантовани -, а именно на счетный вход двоичного счетчика 3, происходит дополнение кода длительности шага квантовани  первого периода управлени  до максимального. В момент заполнени  двоичного счетчика 3 срабатывает элемеНт И 7. Импульс с него поступает на другой вход элемента ИЛИ 9. Элемент ИЛИ 9 вырабатывает импульс, который через элемент 8 задержки проходит на ключевые элементы 4, и в Двоичном счетчике 3 пpoиcxoдиf запись кода шага квантовани  первого периода управлени  тиристорами. Этот процесс повтор втс  до тех пор, пока не кончитс  этот период управлени  тиристорами.

Одновременно сигнал с элемента И 7, аыход которого  вл етс  выходом блока выбора шага квантовани , поступает на счетные входы двоичного счетчика 11 и масштабного счетчика 12. Импульсами с элемента И 7 происходит дополнение кода управл ющего сигнала. В момент заполнени  двоичного счетчика 11 срабатывает элемент И 14. Импульс с элемента И 14 поступает на другой вход триггера 16 и опрокидывае его. Триггер 16 включает блок 17 згшуска , который формирует импульсы управлени  блока 18 формировани  выходного сигнала до тех пор, пока на первый вход триггера 16 через элемент 15 задержки не поступит импульс окончани  периода управлени  блоком 18 с масш-. .табного счетчика 12.

Импульсы с выхода ма1сштабного счетчика 12 через элемент 13 задержки подаютс  на входные ключевые элементы 10, открывают их, и в двоичном .счетчике 11 происходит запись кода управл ющего сигнала. Одновременно импульс окончани  периода управлени  с масштабного счетчика 12 через элемент 15 задержки поступает на блок выбора шага квантовани , а именно на элемент ИЛИ 9 и на счетчик 6 адреса. Счетчик 6 адреса выбирает сигнал на вход блока 5, и на его выходе по вл етс  код, соответстйук ций длительности шага квантовани  во йтором периоде управлени  тиристорами. Импульс с элемента ИЛИ 9 через элемент 8 задержки поступает на ключевые элементы 4 , ив двоичном счетчике 3 происходит запись кода длительности шага квантовани  второго периода управлени .

Импульсами от генератора 1, которые подаютс  на вход блока выбора шага квантовани , а именно на счётный вход двоичного счетчика 3, происходит дополнение кода длительности шага квантовани  второго периода управЛени  до максимального. -В момент заполнени  двоичного счетчика 3 срак5атывает элемент И 7. Импульс с него через элемент ИЛИ 9 и элемент 8 задержки поступает на элементы 4, и в двоичном счетчике 3 происходит запись кода шага квантовани . Этот процесс повтор етс  до конца второго периода управлени , рдновременно импульсы с элемента И 7 поступают на двоичный счетчик 11 и дополн ют код управл ющего сигнала до максимального, а также на. масштабный счетчик 12, которьай формирует второй период управлени  тиристорами.

В момент заполнени  двоичного сЧёт чика 11 срабатывает элемент И 14. Сигнал с него поступает на триггер 16 и опрокидывает его, тем самым запуска  тиристоры в тиристорном блоке 18. Тригер 16 остаетс  в Таком положении до

тех пор, пока на его вход с масштабного счетчика 12 через элемент 15 задержки не поступит импульс окончани  второго перйода управлени .

Этот же импульс через элемент 13 задержки открывает входные элементы 10, ив двоичном счетчике 11 происходит запись кода управл ющего сигнала. Одновременно через элемент 15 задерж-; ки импульс окончани  второго периода управлени  поступает на вход установки начала периода управлени , а имеино на,счетный вход счетчика б адреса, который, в свою очередь подает сигнал блоку 5 на выдачу кода длительности Вага квантовани  Трётьегб пёрйода Уп-равлени  и т. д.

Этот процесс в преобразователе повтор етс  до тех пор, ПОКА блок 5 пам ти не выдаст последний код шага квантовани  в последнем периоде управлени  формированием выходного сигнала. Окончание последнего периода управлени  совпадает с моментом перехода сетевого напр жени  через нулевое значение. В этот момент импульс с блока 2 синхронизации устанавливает в исходное состо ние блок выбора шага квантовани , т. е. сбрасывает счетчик 6 адреса и масштабный счетчик 12 в состо ние готовности.

Работа преобразовател  в следующем полупериоде сетевого напр жени  аналогична описанной.

Дл  правильной работы преобразовател  разр дность Q двоичного счетчика 11 должна быть равна разр дности масштабного счетчика 12 и. выбираетс  из услови 

2- СЯ,

где сГ - погрешность квантовани  периода управлени .

Разр дность Р двоичного счетчика 3 Ьпределена числом импульсов L генератора 1 импульсов, укладывающихс  в максймальном шаге квантовани , т. е.

.

Разр дность S счетчика :б адреса св зана с числЬм периодов управлени  в полупериоде сетевого напр жени  неравенством:

N.

Частота f,,. генератора 1 импульсов находитс  из, соотношени 

h, t woiKu/

ти

где Скд - длительность максимального шага квантовани . ;

Предлагаемый преобразователь кодаНалог выгодно отличаетс  от аналогов и прототипа своим быстродействием, которое легко может быть сделано любым

Claims (2)

1. Формула изобретения

   1. Преобразователь код-аналог, содержащий источник переменного напряжения, соединенный со входом блока синхронизации, задатчик кода, выходы которого соединены с первыми входами входных переключающих элементов, управляющий триггер, выход которого соединен со входом блока запуска, выход которого соединен с блоком формирования выходного сигнала, счетчик, элементы задержки, генератор импульсов и элемент И, отличающийс я тем, что, с целью повыиения быстродействия преобразователя, в него введены масштабный счетчик и блок выбора шага квантования, первый вход которого соединен с выходом генератора импульсов, второй вход - с выходом блока синхронизации и масштабного счетчика, с первым входом < а выход - с первым входом счетчика и вторым входом выход которого масштабного счетчика, через первый элемент задержки соединен. со вторым входом входных ключевых элементов, а через второй элемент задержки - с первый входом управляющего триггера и третьим входом блока выбора шага квантования, выход счетчика через элемент И соединен со вторым входом управляющего триггера.
2. 2. Преобразователь по π. 1, от л и ч а ю щ и й с я тем, что блок выбора- шага квантования содержит .счетчик, элемент И, ключевые элементы: , элемент задержки, блок памяти, элемент ИЛИ и счетчик адреса, первый вход счетчика соединен с первым входом блока выбора шага квантования, а выход через элемент И - с выходом блока выбора шага квантования и с первым входом элемента ИЛИ, первый вход счетчика адреса соединен со вторым входом блока выбора шага квантования,. второй вход - со вторым входом элемента ИЛИ и третьим входом блока выбора шага квантования, а выход - со входом блока памяти, выходы которого соединены с первыми входами ключевых элементов, выхода которых соединены со вторыми входами счетчика, выход элемента ИЛИ соединен через элемент задержки со вторыми входами ключевых элементов.