PL104592B1 - Uklad przetwornika napiec stalych i zmiennych - Google Patents

Description

Przedmiotem wynalazku jest uklad przetwornika napiec stalych i zmiennych, przeznaczony do cyfrowych pomiarów napiec stalych i zmiennych o zmiennej polaryzacji, metoda próbkowania.

Stan techniki, Znany jest przetwornik opisany w ksiazce p.t. „Przetworniki analogowo-cyfrowe" A.Libury i M.Nadachowskiego, str. 114 WTN, 1973, wykorzystujacy czasowa metode zamiany. Sygnal wejsciowy podawa¬ ny jest jednoczesnie na stopien wejsciowy, dyskryminatory dolnego i górnego progu oraz na uklad koincydencji i antykoincydencji. Wyjscie stopnia wejsciowego polaczone jest przez linie opózniajaca z wejsciem biamki linio¬ wej, której wyjscie polaczone jest z ukladem ladujacym pojemnosc. Wyjscie ukladu ladujacego, wysylajace przez wtórnik sygnal konca rozladowania, polaczone jest z ukladem sterowania rozladowania liniowego, który polaczony jest z wylacznikiem pradu rozladowania. Wyjscie dyskryminatorów górnego i dolnego poziomu oraz ukladów koincydencji i ahtykoincydencji polaczone sa z wejsciami ukladów sterujacych. Wyjscia tych ukladów polaczone sa przez bramke logiczna z wejsciem sterujacym bramki liniowej oraz z wejsciem startujacym ukladu sterowania rozladowania liniowego. Wyjscie ukladu sterowania rozladowania liniowego polaczone jest ponadto z wejsciem otwierajacym bramki przepuszczajacej impulsy z zegara do rejestru. Wada przetwornika jest to, ze przetwarza on przebiegi o jednej polaryzacji, np. dodatniej, nie moze natomiast przetwarzac przebiegów zmien¬ nych o zmieniajacej sie polaryzacji.

Istota wynalazku. Uklad wedlug wynalazku zawiera na wejsciu wzmacniacz symetryczny, którego wyjscie polaczone jest jednoczesnie z pierwszym wejsciem detektora polaryzacji napiecia oraz z wejsciami analogowymi symetrycznej bramki analogowej. Wyjscie symetrycznej bramki analogowej polaczone jest z ukladem przetwarza¬ nia majacym wyjscie polaczone jednoczesnie z drugim wejsciem detektora polaryzacji napiecia oraz ukladem logiki sterujacej. Pierwsze wyjscie ukladu logiki sterujacej polaczone jest z trzecim wejsciem detektora polary¬ zacji napiecia, natomiast jego wyjscia pierwsze i drugie polaczone sa z wejsciami sterujacymi symetrycznej bram¬ ki analogowej zas wyjscie trzecie z wejsciem wybierajacym rejestru wyniku. Wejscie sterujace rejestru wyniku polaczone jest z drugim wyjsciem ukladu logiki sterujacej zas wejscie otwierajace polaczone jest z trzecim wyjsciem logiki sterujacej. Detektor polaryzacji napiecia zawiera na wejsciu komparator, którego wyjscie pola¬ czone jest jednoczesnie z pierwszym wejsciem centralnego ukladu wyboru polaryzacji i z pierwszym wejsciem2 104592 bramki polaryzacji oraz z wejsciem wybierajacym rejestru wyniku. Drugie wejscie centralnego ukladu wyboru polaryzacji polaczone jest z wyjsciem ukladu logiki sterujacej. Drugie wejscie bramki polaryzacji polaczone jest z wyjsciem ukladu przetwarzania natomiast wyjscie bramki polaryzacji polaczone jest z wejsciem ukladu re¬ jestracji polaryzacji. Symetryczna bramka analogowa ma na wejsciu wzmacniacz odwracajacy i wzmacniacz nie- odwracajacy przy czym wyjscie wzmacniacza symetrycznego polaczone jest jednoczesnie przez rezystor z wejsciem odwracajacym wzmacniacza odwracajacego oraz przez pierwszy dzielnik rezystorowy z wejsciem nie- odwracajacym wzmacniacza nieodwracajacego. Wyjscie symetrycznej bramki analogowej polaczone jest jedno¬ czesnie przez rezystor z wejsciem odwracajacym wzmacniacza odwracajacego, oraz przez drugi dzielnik rezystoro¬ wy z wejsciem odwracajacym wzmacniacza nieodwracajacego, a takze, przez trzeci dzielnik rezystorowy, z wejsciem odwracajacym wzmacniacza napiecia odniesienia. Wszystkie trzy wymienione poprzednio wzmacnia¬ cze maja wejscia sterowania pradowego polaczone przez trzy uklady kluczujace ze wspólnym zródlem prado¬ wym. Wejscia sterujace ukladów kluczujacych polaczone sa z wyjsciami detektora polaryzacji napiecia.

Korzystne skutki techniczne wynalazku. Uklad wedlug wynalazku ma te zalete, ze pozwala na szybki, cyfrowy, a zarazem dokladny pomiar napiec stalych i zmiennych o zmiennaj polaryzacji co uzyskano przez opracowanie symetrycznej bramki analogowej wspólpracujacej z ukladem detektora polaryzacji napiecia prze¬ twarzania, logiki sterujacej i rejestru wyniku. W przetwornikach tego typu bardzo waznym parametrem jest szybkosc przetwarzania informacji analogowej podawanej na wejscie w informacje cyfrowa pobierana z wyjscia przetwornika. - Obajsnieme rysunków. Przedmiot wynalazku jest pokazany na przykladzie wykonania odtworzonym na rysunku na którym fig. 1 przedstawia uklad przetwornika napiec stalych i zmiennych fig. 2 detektor polaryzacji napiecia oraz fig. 3 symetryczna bramke analogowa.

Przyklad wykonania wynalazku. Przebieg staly lub zmienny o zmiennej polaryzacji, podawany jest na wzmacniacz symetryczny 1, z fig. 1, którego wyjscie polaczone jest jednoczesnie z pierwszym wejsciem detektora polaryzacji napiecia 2 oraz z wejsciami analogowymi symetrycznej bramki analogowej 3 której wyjscie polaczone jest z ukladem przetwarzania 4 majacym wyjscie polaczone jednoczesnie z drugim wejsciem detektora polary¬ zacji napiecia 2 oraz z ukladem logiki sterujacej 5, której pierwsze wyjscie 6 polaczone jest z trzecim wejsciem detektora polaryzacji napiecia 2, natomiast wyjscia pierwsze 7 i drugie 8 detektora polaryzacji napiecia 2 po¬ laczone sa z wejsciami sterujacymi symetrycznej bramki analogowej 3, zas wyjscie trzeci 9 polaczone jest z wejsciem wybierajacym rejestru wyniku 10, którego wejscie sterujace 11 polaczone jest z drugim wyjsciem ukladu logiki sterujacej 5 natomiast wejscie otwierajace 12 polaczone jest z trzecim wyjsciem logiki sterujacej 5.

Detektor polaryzacji napiecia 2 z fig. 2, ma na wejsciu komparator 13, którego wyjscie polaczone jest jednoczesnie z pierwszym wejsciem centralnego ukladu wyboru polaryzacji 14 i z pierwszym wejsciem bramki polaryzacji 15 oraz z wejsciem wybierajacym rejestru wyniku 10 podczas gdy drugie wejscie centralnego ukladu wyboru polaryzacji 14 polaczone jest z wyjsciem 6 ukladu logiki sterujacej 5, natomiast wyjscia 7 i 8 polaczone sa z wejsciami sterujacymi symetrycznej bramki analogowej 3, podczas gdy drugie wejscie bramki polaryzacji 15 polaczone jest z wyjsciem ukladu przetwarzania 4 natomiast wyjscie bramki polaryzacji 15 polaczone jest z wejsciem ukladu rejestracji polaryzacji 16.

Symetryczna bramka analogowa 3 z fig. 3, ma na wejsciu dwa wzmacniacze przy czym wyjscie wzmacnia¬ cza symetrycznego 1 polaczone jest jednoczesnie przez rezystor Ri z wejsciem odwracajacym wzmacniacza od¬ wracajacego 17 oraz, przez pierwszy dzielnik rezystorowy R2 iR.5, z wejsciem nieodwracajacym wzmacniacza nieodwracajacego 18 podczas gdy wyjscie symetrycznej bramki analogowej 3 polaczone jest jednoczesnie przez rezystor Rg, z wejsciem odwracajacym wzmacniacza odwracajacego 17 oraz przez drugi dzielnik rezystorowy R9, R4 z wejsciem odwracajacym wzmacniacza nieodwracajacego 18, a takze, przez trzeci dzielnik rezystorowy R!0 R$, z wejsciem odwracajacym wzmacniacza napiecia odniesienia 19, a wejscia sterujace ukladów kluczujacych 20 i 21 polaczone sa z wyjsciami pierwszym 7, i drugim 8 detektora polaryzacji napiecia 2, ponadto wymienione wzmacniacze 17, 18, 19 maja wejscia sterowania pradowego 23, 24, 25 polaczone przez uklady kluczujace 20, 21, 22 ze wspólnym zródlem pradowym 26.

Dzialanie ukladu wedlug wynalazku jest nastepujace. Przebieg pojawiajacy sie na wejsciu wzmacniacza symetrycznego 1 podawany jest na wejscie detektora polaryzacji napiecia 2 i na wejscia analogowe symetrycznej bramki analogowej 3. W zaleznosci od polaryzacji napiecia wejsciowego, symetryczna bramka analogowa sterowa¬ na jest z wyjscia 7 lub 8 detektora polaryzacji napiecia 2 zawsze jednak wytwarza na swym wyjsciu impulsy o jednej polaryzacji, o amplitudzie liniowo zaleznej od wartosci napiecia wejsciowego. Impulsy te podawane sa na uklad przetwarzania 4, który wytwarza na swym wyjsciu sygnaly o czasie trwania proporcjonalnym do amplitu¬ dy impulsów powstajacych na wyjsciu symetrycznej bramki analogowej 3. Sygnaly te przechodza na detektor polaryzacji napiecia 2 oraz na uklad logiki sterujacej 5, której pierwsze wyjscie 6 polaczone jest z trzecim104592 3 wejsciem detektora polaryzacji napiecia 2. Wejscie to, przez centralny uklad wyboru polaryzacji 14, powoduje zadzialanie wzmacniacza 17 lub 18 symetrycznej bramki analogowej 3. Wyjscie trzecie 9 detektora polaryzacji napiecia 2 i wyjscie 11 ukladu logiki sterujacej 5 wybieraja rodzaj pracy rejestru wyniku 10 i pozwalaja na pod¬ jecie decyzji o tym, w jaki sposób wartosc napiecia ma byc zapisana, natomiast wejscie otwierajace 12 zezwala na przeslanie na zewnatrz informacji zawartej w rejestrze wyniku 10.

Claims (3)

Zastrzezenia patentowe

1. Uklad przetwornika napiec stalych i zmiennych zawierajacy na wejsciu wzmacniacz symetryczny, zna¬ mienny tym, ze wyjscie wzmacniacza symetrycznego (1) polaczone jest jednoczesnie z pierwszym wejsciem detektora polaryzacji napiecia (2) oraz z wejsciami analogowymi symetrycznej bramki analogowej (3), której wyjscie polaczone jest z ukladem przetwarzania (4) majacego wyjscie polaczone jednoczesnie z drugim wejsciem detektora polaryzacji napiecia (2) oraz z ukladem logiki sterujacej (5), której pierwsze wyjscie (6) polaczone jest z trzecim wejsciem detektora polaryzacji napiecia (2), natomiast wyjscia pierwsze (7) i drugie (8) detektora pola¬ ryzacji napiecia (2) polaczone sa z wejsciami sterujacymi symetrycznej bramki analogowej (3) zas wyjscie trze¬ cie (9) z wejsciem wybierajacym rejestru wyniku (10), którego wejscie sterujace (11) polaczone jest z drugim wyjsciem ukladu logiki sterujacej (5) natomiast wejscie otwierajace (12) polaczone jest w znany sposób z trzecim wyjsciem logiki sterujacej (5).

2. Uklad przetwornika wedlug zastrz. 1, znamienny ty m, ze detektor polaryzacji napiecia(2) za¬ wiera na wejsciu komparator (13), którego wyjscie polaczone jest jednoczesnie z pierwszym wejsciem centralnego ukladu wyboru polaryzacji (14) i z pierwszym wejsciem bramki polaryzacji (15) oraz z wejsciem wybierajacym rejestru wyniku (10), podczas gdy drugie wejscie centralnego ukladu wyboru polaryzacji (14) polaczone jest z wyjsciem 6) ukladu logiki sterujacej (5), podczas gdy drugie wejscie bramki polaryzacji (15) polaczone jest z wyjsciem ukladu przetwarzania (4), natomiast wyjscie bramki polaryzacji (15) polaczone jest w znany sposób z wejsciem ukladu rejestracji polaryzacji(16). ;

3. Uklad przetwornika wedlug zastrz. 1,znamienny t y m, ze symetryczna bramka analogowa (3) ma na wejsciu wzmacniacz odwracajacy (17) i wzmacniacz nieodwracajacy (18) przy czym wyjscie wzmacniacza symetrycznego (1) polaczone jest jednoczesnie, przez rezystor (Rj), z wejsciem odwracajacym Wzmacniacza od¬ wracajacego (17) oraz przez pierwszy dzielnik rezystorowy (R2,R5) z wejsciem nieodwracajacym wzmacniacza nieodwracajacego(18), podczas gdy wyjscie symetrycznej bramki analogowej (3) polaczone jest jednoczesnie przez rezystor (R8) z wejsciem odwracajacym wzmacniacza odwracajacego (17) oraz przez drugi dzielnik rezysto¬ rowy (R9, R4) z wejsciem odwracajacym wzmacniacza nieodwracajacego (18) a takze, przez trzeci dzielnik rezy¬ storowy (Rio, Rc) z wejsciem odwracajacym wzmacniacza napiecia odniesienia(19), ponadto wymienione wzmacniacze (17,18,19) maja wejscia sterowania pradowego (23,24,25) polaczone w znany sposób przez uklady kluczujace (20, 21, 22) ze wspólnym zródlem pradowym (26) a wejscia sterujace ukladów kluczujacych (20, 21) polaczone sa z wyjsciami pierwszym (7) i drugim (8) detektora polaryzacji napiecia (2).104 592 iiii 5 JZ w *%* 13 L i J Y 14 «? 5 *l* •5 - ~ 16 - CZJ f7 ? i o- o-< •6 O- O- 2/ ¦ • " 19 21 1 22 n • c=T^ : -CZT'- D« fi. ~jS Prac. Poligraf. UP PRL. Naklad 120 f 18 Cena 45 i r