PL103767B1 - Uklad do blokowania systemow logicznych,zwlaszcza zabezpieczen elektroenergetycznych - Google Patents

Description

Przedmiotem wynalazku jest uklad do blokowa¬ nia systemów logicznych, zwlaszcza zabezpieczen elektroenergetycznych, zapobiegajacy blednym dzialaniom tych systemów podczas wewnetrznych stanów nieustalonych.

Przez system logiczny nalezy tutaj rozumiec taki system, którego zbiór sygnalów wyjsciowych za¬ wiera sygnaly logiczne (boolowskie). Przykladami systemów logicznych sa zabezpieczenia elektro¬ energetyczne i przekazniki pomiarowe tam stoso¬ wane.

Wynalazek ma zastosowanie w tych systemach logicznych, w których zbiór sygnalów wejsciowych zawiera sygnaly okresowe, zmieniajace swój wy¬ kres w sposób skokowy, bez zmiany okresu. Zmia¬ na sygnalów w chwili t = 0 powoduje powstanie stanu nieustalonego w obwodach systemu logicz¬ nego, w wyniku czego moga wystepowac przejscio¬ wo na wyjsciach systemu bledne sygnaly boolow¬ skie, o wartosciach innych niz te, jakie beda wy¬ stepowaly w nowym stanie ustalonym. Bledne sy¬ gnaly powoduja, w wielu przypadkach stosowanie systemów logicznych, nieodwracalne zmiany w ste¬ rowanym systemie; w przypadku zabezpieczen sa to niepozadane wylaczenia urzadzen elektrycznych.

Znane i stosowane sa uklady oprózniajace, wla¬ czane do wyjsc logicznych systemu, których dzia¬ lanie realizuje zasade blokowania sygnalu wyjscio¬ wego w tych wszystkich przypadkach, gdy sygnal zmienia swa wartosc w przedzialach czasu krót- szych od czasu nastawionego t0, dobranego do¬ swiadczalnie lub obliczeniowo. W zabezpieczeniach stosuje sie czlony opózniajace w postaci przekaz¬ ników czasowych o opóznionym dzialaniu lub opóz¬ nionym powrocie.

Wada tych rozwiazan jest znaczne wydluzenie czasu dzialania systemu logicznego.

Niech ostateczna i poprawna wartosc logiczna na wejsciu stosowanego ukladu blokujacego, w ka¬ zdym odmiennym przypadku stanu nieustalonego, wystepuje dla czasu t < tQ. Jezeli w stanie nie¬ ustalonym wystapi jedna tylko zmiana wartosci sygnalu, i tylko w chwili t = 0, wtedy czas dzia¬ lania systemu jest równy t0. Jezeli natomiast osta¬ tnia zmiana wartosci nastepuje w chwili t^t. lecz t < t0, wtedy czas dzialania systemu jest bar¬ dzo bliski 2 tQ.

Wydluzenie czasu dzialania systemu powyzej wartosci t0 jest wada stosowanego ukladu.

Uklad do blokowania systemów logicznych we¬ dlug wynalazku posiada obwód, zlozony z kolejno nastepujacych po sobie elementów: czwórnika li¬ niowego o transmitancji operatorowej K(s) = 1 — — exp(-tas), dyskryminatora wartosci absolutnej i czlonu sumy logicznej. Wyjscie czlonu sumy lo¬ gicznej jest polaczone z jednym z wejsc tego czlonu poprzez czlon opózniajacy o takim dziala¬ niu, ze staly sygnal boolowski prawdy, pojawiaja¬ cy sie na wejsciu czlonu opózniajacego powoduje bezzwloczne pojawienie sie i trwanie sygnalu pra- 103 767103 767 wdy na wyjsciu tego czlonu podczas nastawiomego czasu, okreslonego jako pozadany czas blokowania.

Korzyscia ze stosowania wynalazku jest dwu¬ krotne skrócenie maksymalnego czasu dzialania systemu logicznego oraz tD, ze czas opóznienda jest staly, zalezy zawsze od chwili zmiany sygnalu wejsciowego ukladu blokady.

Przyklad wykonania ukladu blokady wedlug wy¬ nalazku pokazano na rysunku. System logiczny 1 oddzialywa na obwód, zlozony z kolejno naste¬ pujacych po sobie: czwórnika liniowego 2, dyskry- minatóra wartosci absolutnej 5 i czlonu sumy lo¬ gicznej 6. Wyjscie czlonu sumy logicznej 6 jest po¬ laczone z jednym z wejsc tego czlonu poprzez czlon opózniajacy 7 o takim dzialaniu, ze staly sygnal boolowski prawdy, pojawiajacy sie na wej¬ sciu czlonu opózniajacego 7 powoduje bezzwlocz¬ ne pojawienie sie i trwanie sygnalu prawdy na wyjsciu tego czlonu podczas nastawionego czasu, okreslonego jako pozadany czas blokowania.

Czwórnik liniowy 2 zdefiniowany jest transmitan- cja operatorowa K(s) = 1 — exp(-tas). W niektórych zastosowaniach korzystnie jest wykonac czwórnik 2 w postaci dwu czwórników polaczonych lancu¬ chowo, z których pierwszy jest ekstrapolatorem zerowego rzedu 3 o transmitancji Ke(s) = [1 — exp (-tas)]s, a drugi jest, czlonem rózniczkujacym 4 o transmitancji Kr(s) — s.

Dzialanie ukladu jest nastepujace: Na wejscia systemu logicznego oddzialywuja sygnaly u, a na wyjsciach wystepuja sygnaly boolowskie b. Na uklad blokowy oddzialywa sygnal okresowy w okresie T0. Parametry obwodów dobiera sie tak, aby bylo spelnione ta = NTC, Ne {1, 2, 3,...}. W sta- nie ustalonym sygnal x na wejsciu dyskrymiiia- tora wartosci absolutnej jest równy zero. Sygnaly boolowskie p i q maja wartosc falszu. Skokowa zmiana sygnalu w chwili t = 0, lecz taka, ze okres T0 nie ulega zmianie, powoduje pojawienie sie sygnalu x róznego' od zera jedynie w prze¬ dziale 0 < t < ta. Juz w pierwszej chwili pojawie¬ nia sie sygnalu x dziala dyskryminator wartosci absolutnej, a sygnal boolowski p powoduje poja¬ wienie sie sygnalu q i blokowanie wyjsc systemu logicznego. Równoczesnie pojawia sie sygnal qt, który podtrzymuje trwanie sygnalu q w okresie czasu tD nieco wiekszym od ta, wprowadzonym przez czlon opózniajacy. Po cza$ie dzialania czlo¬ nu opózniajacego blokada zostaje zwolniona.

Claims (1)

Zastrzezenie patentowe Uklad do blokowania systemów logicznych, zwlaszcza zabezpieczen elektroenergetycznych, zna¬ mienny tym, ze posiada obwód, zlozony z kolejno nastepujacych po sobie elementów: czwórnika li¬ niowego (2) o transmitacji operatorowej K(s) = 1 — — exp(-tas), dyskryminatora wartosci absolutnej (5) i czlonu sumy logicznej (6), przy czym wyjscie czlonu sumy logicznej (6) jest polaczone z je¬ dnym z wejsc tego czlonu poprzez czlon opózniaja¬ cy (7) o takim dzialaniu, ze staly sygnal boolowski prawdy, pojawiajacy sie na wejsciu czlonu opóz¬ niajacego (7), powduje bezzwloczne pojawienie sie i trwanie sygnalu prawdy na wyjsciu tego czlonu podczas nastawionego czasu, okreslonego jako po¬ zadany czas blokowania. SYSTEM LOGICZNY

1. -expfta5) w hf^x)>cQnstp^^ EtnII "^rN5 " \A Pk TK J PZGratf. Koszalin D-682 105 egz. A-4 Cena 45 zl