NO317906B1

NO317906B1 - A memory device

Info

Publication number: NO317906B1
Application number: NO20025771A
Authority: NO
Inventors: Hans Gude Gudesen; Per-Erik Nordal
Original assignee: Thin Film Electronics Asa
Priority date: 2001-11-30
Filing date: 2002-11-29
Publication date: 2004-12-27
Also published as: NO20025771L; NO20025771D0

Abstract

I en volumetrisk ferroelektrisk minneinnretning eller elektret minneinnretning med et minnemateriale anordnet i sandwich mellom første og andre elektrodelag (2;4) med stripelignende elektroder som danner ordlinjer (2) og bitlinjer (4) i en matriseadresserbar minnegruppe (M), defineres minneceller i volumet av minnemateriale mellom to kryssende ordlinjer (2) og bitlinjer (4) og en rekke minnegmpper er anordnet i et stablet arrangement. En stabel (S) av minnegmpper (M) er dannet av to eller flere båndlignende strukturer (R) som er foldet og/eller flettet om hverandre. Hver båndlignende struktur (R) omfatter et fleksibelt substrat (3) av ikke-ledende materiale og elektrodelagene (2;4) som er anordnet på hver overflate av subatratet og omfatter parallelle, stripelignende elektroder som strekker seg langs den båndlignende struktur (R). Et lag av minnemateriale (1) dekker ett av elektrodelagene slik at minnegruppen (M) i stabelen (S) dannes av overlappende partier av et par av tilstøtende, båndlignende strukturer (Rt, R) og som krysser hovedsakelig ortogonalt.In a volumetric ferroelectric memory device or electret memory device with a memory material arranged in sandwich between first and second electrode layers (2; 4) with stripe-like electrodes forming word lines (2) and bit lines (4) in a matrix addressable memory group (M), memory cells are defined in the volume of memory material between two intersecting word lines (2) and bit lines (4) and a series of memory groups are arranged in a stacked arrangement. A stack (S) of memory groups (M) is formed by two or more band-like structures (R) which are folded and / or braided around each other. Each band-like structure (R) comprises a flexible substrate (3) of non-conductive material and the electrode layers (2; 4) arranged on each surface of the subatrate and comprising parallel, strip-like electrodes extending along the band-like structure (R). A layer of memory material (1) covers one of the electrode layers so that the memory group (M) in the stack (S) is formed by overlapping portions of a pair of adjacent, band-like structures (Rt, R) and which intersect substantially orthogonally.

Description

Oppfinnelsen angår en ferroelektrisk eller elektret volumetrisk minneinnretning, hvor et ferroelektrisk eller elektret minnemateriale er anordnet i sandwich mellom første og andre elektrodelag henholdsvis omfattende første og andre parallelle, stripelignende elektroder som danner ordlinjer og bitlinjer i en matriseadresserbar minnegruppe, hvor ordlinjer og bitlinjer i gruppen er orientert hovedsakelig med rette vinkler til hverandre, hvor minnecellene er definert i volumer av minnematerialet i sandwich mellom respektive kryssende ordlinjer og bitlinjer, og hvor en rekke minnegrupper er anordnet i minst én stabel, slik at den minst ene stabel av minnegrupper realiserer minneinnretningen i en volumetrisk konfigurasjon. The invention relates to a ferroelectric or electret volumetric memory device, where a ferroelectric or electret memory material is arranged in a sandwich between first and second electrode layers, respectively comprising first and second parallel, strip-like electrodes that form word lines and bit lines in a matrix addressable memory group, where word lines and bit lines in the group are oriented mainly at right angles to each other, where the memory cells are defined in volumes of the memory material sandwiched between respective intersecting word lines and bit lines, and where a number of memory groups are arranged in at least one stack, so that the at least one stack of memory groups realizes the memory device in a volumetric configuration.

I en videre forstand angår den foreliggende oppfinnelse også datalagrings- og/eller prosesseringsinnretninger basert på ferroelektriske tynnfilmer. In a broader sense, the present invention also relates to data storage and/or processing devices based on ferroelectric thin films.

Generelt har innretninger for datalagring basert på ferroelektriske minnemedier vært kjent siden 1955. Som eksempel på teknikkens stand kan anføres NO patent nr. 309 500 hvor det som kjent teknikk er vist en passiv, matriseadresserbar ferroelektrisk minneinnretning på fig. 1.1 denne er et globalt minnesjikt 1 anordnet mellom første og andre elektrodelag som henholdsvis omfatter sett av parallelle, stripelignende elektroder 2;3 og med elektrodene i hvert sett orientert innbyrdes ortogonalt. En minnecelle dannes i minnemediet 1 der hvor elektrodene i det første sett, som f.eks. kan være bitlinjer i minneinnretninger, krysser elektrodene i det annet sett som kan utgjøre minneinnretningens ordlinjer. En annen utførelse av en passiv matriseadresserbar ferroelektrisk minneinnretning basert på tynnfilmer er vist på fig. 5 i denne publikasjon. Her er elektrodene i henholdsvis første og annet sett anordnet på tilsvarende måte som den i sandwichutførelsen, men slik at ordlinjene og bitlinjene er innbyrdes isolert. Det benyttes med andre ord en broløsning for elektrodekrysningene. Minnematerialet er nå ikke anbrakt i sandwich mellom elektrodelagene, men mellom og over elektrodene i hvert lag, og minnecellene dannes som før hvor elektrodene krysser hverandre, men mellom elektrodene i det første sett og elektrodene i det annet sett på siden av isolasjonsbroen, slik at adressering av minnecellen finner sted ved bruk av spredningsfeltet som fås når det has en potensialforskjell mellom to kryssende elektroder. In general, devices for data storage based on ferroelectric memory media have been known since 1955. As an example of the state of the art, NO patent no. 309 500 can be cited where, as known technology, a passive, matrix-addressable ferroelectric memory device is shown in fig. 1.1 this is a global memory layer 1 arranged between first and second electrode layers which respectively comprise sets of parallel, strip-like electrodes 2;3 and with the electrodes in each set oriented mutually orthogonally. A memory cell is formed in the memory medium 1 where the electrodes in the first set, such as may be bit lines in memory devices, cross the electrodes in the other set which may constitute the word lines of the memory device. Another embodiment of a passive array addressable ferroelectric memory device based on thin films is shown in fig. 5 in this publication. Here, the electrodes in the first and second set respectively are arranged in a similar way to that in the sandwich design, but so that the word lines and bit lines are mutually isolated. In other words, a bridge solution is used for the electrode crossings. The memory material is now not sandwiched between the electrode layers, but between and above the electrodes in each layer, and the memory cells are formed as before where the electrodes cross each other, but between the electrodes in the first set and the electrodes in the second set on the side of the isolation bridge, so that addressing of the memory cell takes place using the scattering field that is obtained when there is a potential difference between two crossing electrodes.

Fra US patent nr. 5 973 953 er det kjent en halvlederminneinnretning basert på transistorer og koblingskondensatorer og utført i vanlig integrert kretsteknikk. I vanlige halvlederminner benyttes et ledningsopplegg med datalinjeparene side om side, noe som vil legge beslag på et økende areal dersom bussbreddene øker, også fordi det må være en viss avstand mellom ledningene for å unngå krysstale og interferens. Videre er det bare mulig å anordne en kondensator mellom ledningene i et datalinjepar, slik at disse utsettes for støy. I henhold til US patent nr. 5 973 953 løses disse problemene ved at krysstale og interferens mellom tilstøtende globale inn/ut-linjer unngås ved å bruke flere ledningslag, samtidig som arealforbruket ikke øker. Det benyttes tre ledningslag sekvensielt dannet på et halvledersubstrat, et første felles komplementært datalinjepar som innbefatter en bitlinje og en invertert bitlinje i det første ledningslag og forbundet til det annet ledningslag med en viaforbindelse og et annet komplementært datalinjepar som består av bitlinje og en invertert bitlinje og med annet ledningslag forbundet til det tredje ledningslag med en viaforbindelse. Koblingskodensatorer mellom bitlinjene i de forskjellige lag benyttes til å avbøte krysstale og støy på bitlinjene i de forskjellige linjepar. Anordningen av linjene i forskjellige linjepar vekslende mellom forskjellige ledningslag og fra side til side ved tverrforbindelser i ledningslagene kan ses som en form for linjerevolvering og gjøre at integrasjonstettheten opprettholdes upåvirket av en økende bussbredde, samtidig som parasittiske koblinger og støy mellom linjene reduseres til et minimum. From US patent no. 5 973 953, a semiconductor memory device based on transistors and coupling capacitors and made in ordinary integrated circuit technology is known. In normal semiconductor memories, a wiring arrangement is used with the data line pairs side by side, which will occupy an increasing area if the bus widths increase, also because there must be a certain distance between the wires to avoid crosstalk and interference. Furthermore, it is only possible to arrange a capacitor between the wires in a pair of data lines, so that these are exposed to noise. According to US patent no. 5,973,953, these problems are solved by avoiding cross-talk and interference between adjacent global in/out lines by using several wiring layers, while at the same time the area consumption does not increase. Three wiring layers sequentially formed on a semiconductor substrate are used, a first common complementary data line pair comprising a bit line and an inverted bit line in the first wiring layer and connected to the second wiring layer with a via connection and a second complementary data line pair consisting of bit line and an inverted bit line and with the second wiring layer connected to the third wiring layer with a via connection. Coupling capacitors between the bit lines in the different layers are used to mitigate crosstalk and noise on the bit lines in the different line pairs. The arrangement of the lines in different line pairs alternating between different wire layers and from side to side at cross connections in the wire layers can be seen as a form of line revolution and ensure that the integration density is maintained unaffected by an increasing bus width, while at the same time parasitic couplings and noise between the lines are reduced to a minimum.

Ingen kjent teknikk, heller ikke den ovennevnte, har imidlertid direkte relevans med hensyn til fletting eller folding som vist i den foreliggende oppfinnelse. Imidlertid skal det kort redegjøres for den generelle bakgrunn for å belyse teknikkens stand, sette den foreliggende oppfinnelse inn i en sammenheng og fremheve oppfinnelsens formål. However, no known technique, not even the one mentioned above, has direct relevance with regard to braiding or folding as shown in the present invention. However, the general background must be briefly explained in order to illuminate the state of the art, put the present invention into context and emphasize the purpose of the invention.

Minnebrikker har den fordel fremfor konvensjonelle magnetiske og optiske eller andre mekaniske minneinnretninger at de er i stand til å tilby meget hurtige lese- og skriveoperasjoner. Videre er de elektroniske og har forholdsvis lavt strømforbruk og kan gi høye overføringshastigheter. Ulempen er deres begrensede lagringskapasitet og en relativt høy produksjonskostnad i forhold til lagringskapasiteten. På grunn av skaleringsproblemer og begrenset areal, typisk begrenset til mindre enn 1 cm pr. brikke, er det små utsikter til at denne situasjonen skal bedre seg meget innen overskuelig fremtid. Memory chips have the advantage over conventional magnetic and optical or other mechanical memory devices that they are able to offer very fast read and write operations. Furthermore, they are electronic and have relatively low power consumption and can provide high transmission speeds. The disadvantage is their limited storage capacity and a relatively high production cost in relation to the storage capacity. Due to scaling issues and limited area, typically limited to less than 1 cm per chip, there is little prospect of this situation improving much in the foreseeable future.

Et elektronisk basert minnekonsept som omgår de ovennevnte begrensninger, er blitt utviklet og basert på hybride silikonpolymerbrikker. Denne løsningen innbefatter å stable tynne lag av minnefilmer av polymer på silisiumsubstrater og aksessere de passivt adresserte minnelag via substratkretsene. Problemet med denne løsningen er imidlertid at antallet minnelag i stabelen typisk er begrenset til 8-16 lag. En økning av dette antallet er teknisk mulig, men generelt ikke praktisk holdbar for de fleste applikasjoner i et massemarked. Negative faktorer i denne forbindelse innbefatter ekstrautgifter og arealkostnader for driverkretsene (spesielt dekodere og deteksjonsforsterkere), redusert utbytte på grunn av øket antall prosesseringstrinn, problemer forbundet med planariseringen når antall minnelag øker utover det angitte område, og et større antall prosesseringstrinn som øker risikoen for at de underliggende polymerlag påvirkes negativt, med redusert funksjonalitet som resultat. An electronically based memory concept that circumvents the above limitations has been developed and is based on hybrid silicon polymer chips. This solution involves stacking thin layers of polymer memory films on silicon substrates and accessing the passively addressed memory layers via the substrate circuits. The problem with this solution, however, is that the number of memory layers in the stack is typically limited to 8-16 layers. An increase of this number is technically possible, but generally not practically sustainable for most applications in a mass market. Negative factors in this regard include additional expenses and area costs for the driver circuits (especially decoders and detection amplifiers), reduced yield due to an increased number of processing stages, problems associated with the planarization when the number of memory layers increases beyond the specified range, and a larger number of processing stages that increases the risk that the underlying polymer layers are negatively affected, with reduced functionality as a result.

Det foreligger også en ubalanse ved hybridminnekonseptet i den grad at produksjonen av silisiumdelen er kompleks og krever avansert (om enn standard) behandling i fabrikasjonen, mens byggingen av minnestabelen i seg selv er en meget enkel og billig prosedyre som potensielt kunne utføres utenfor fabrikker og med ikke-litografiske verktøy. Når imidlertid disse stablene er bygget på silisium, kombineres de ovennevnte faktorer og gjør dette mer kostbart og kapasitetsbegrensende enn ønskelig, f.eks. blir det mer kostnadseffektivt å benytte to eller flere brikker for å oppnå samme kapasitet. There is also an imbalance in the hybrid memory concept to the extent that the production of the silicon part is complex and requires advanced (albeit standard) processing in the fabrication, while the construction of the memory stack itself is a very simple and cheap procedure that could potentially be carried out outside factories and with non-lithographic tools. However, when these stacks are built on silicon, the above factors combine and make this more expensive and capacity-limiting than desirable, e.g. it becomes more cost-effective to use two or more chips to achieve the same capacity.

I tillegg er fremgangsmåten for å avsette minnefilmer på silisium i praksis begrenset til enkel spinnbelegging. Denne avsetningsmetoden har en rekke fordeler, men kan også innføre uønskede sideeffekter, f.eks. ved å danne innvendige spenninger større enn ønskelig, problemer med å kontrollere filmens morfologi og jevnhet etc. En prosedyre for å forbedre morfologien er strekking av filmene, men den kan ikke anvendes i det hybride tilfelle; en annen er å varmebehandle filmene under høyt trykk som heller ikke er lett anvendbart, særlig når det benyttes spinnbelegging og stive substrater som f.eks. silisium. In addition, the method for depositing memory films on silicon is in practice limited to simple spin coating. This deposition method has a number of advantages, but can also introduce unwanted side effects, e.g. by forming internal stresses greater than desired, problems in controlling the film's morphology and uniformity, etc. A procedure to improve the morphology is stretching the films, but it cannot be used in the hybrid case; another is to heat treat the films under high pressure, which is also not easily applicable, especially when spin coating and rigid substrates such as e.g. silicon.

På grunn av arealrestriksjonene ved en silisiumbasert innretning er dens eneste mulige mønstringsteknikk standard fotomikrolitografi, dvs. å oppnå høyoppløsnings linjeavstand. Dette utelukker billige ikke-litografiske mønstringsverktøy som blekkstråletrykking og mikromønstring. Due to the area restrictions of a silicon-based device, its only possible patterning technique is standard photomicrolithography, i.e. to achieve high-resolution line spacing. This rules out cheap non-lithographic patterning tools such as inkjet printing and micropatterning.

Et annet problem forbundet med hybridkonseptet er pakking, spesielt lodding som krever temperaturer som er mye høyere enn smeltetemperaturene til polymerer (mer enn 60°C høyere). Polymeren blir ikke nødvendigvis ødelagt om den utsettes for høyere temperaturer enn sin smeltetemperatur, men det vil være nødvendig med en ytterligere behandling (varmebehandling) for å gi filmen dens egenskaper tilbake. Enda mer problematisk er det som skjer i grenseflaten mellom elektrode og film, idet denne lett ødelegges når polymeren går over til en flytende tilstand. Dette utgjør et vesentlig problem når det dreier seg om stabler med flere lag. Filmegenskapene blir også i høy grad påvirket av elektrodeavsetningen, f.eks. kan avsetning av toppelektroden ha negative virkninger på bunnelektrodekontaktflaten, bl.a. ved å sette i gang uønsket ionetransport, noe som kan initiere en utmattingsprosess i polymerfilmen. Morfologiske kjedefeil kan også dannes. Another problem associated with the hybrid concept is packaging, especially soldering which requires temperatures much higher than the melting temperatures of polymers (more than 60°C higher). The polymer is not necessarily destroyed if it is exposed to higher temperatures than its melting temperature, but a further treatment (heat treatment) will be necessary to give the film its properties back. Even more problematic is what happens at the interface between electrode and film, as this is easily destroyed when the polymer changes to a liquid state. This poses a significant problem when it comes to stacks with several layers. The film properties are also greatly influenced by the electrode deposition, e.g. deposition of the top electrode can have negative effects on the bottom electrode contact surface, i.a. by initiating unwanted ion transport, which can initiate a fatigue process in the polymer film. Morphological chain defects can also form.

I lys av de ovennevnte ulemper er det en første hensikt med den foreliggende oppfinnelse å skaffe nye arkitekturer for elektroniske, tynnfilmbaserte innretninger, hvor det effektive areal som står til rådighet for datalagring og/eller prosessering kan gjøres stort ved å stable de individuelle lag i en tett, volumetrisk struktur. In light of the above-mentioned disadvantages, a first purpose of the present invention is to provide new architectures for electronic, thin-film-based devices, where the effective area available for data storage and/or processing can be made large by stacking the individual layers in a dense, volumetric structure.

Det er en annen hensikt med den foreliggende oppfinnelse å angi hvordan stabling kan oppnås på en praktisk måte og samtidig skaffe individuell adresserbarhet for steder innenfor stabelen ved hjelp av et begrenset antall elektriske forbindelser som nås fra utsiden av stabelen. It is another purpose of the present invention to indicate how stacking can be achieved in a practical manner and at the same time provide individual addressability for locations within the stack by means of a limited number of electrical connections accessible from the outside of the stack.

Det er en tredje hensikt med den foreliggende oppfinnelse å skaffe stabler som inneholder en mengde matriser hvor hver matrise omfatter et stort antall celler som kan forbindes individuelt via passiv matriseadressering. It is a third purpose of the present invention to provide stacks containing a number of matrices where each matrix comprises a large number of cells which can be connected individually via passive matrix addressing.

Det er en fjerde hensikt med den foreliggende oppfinnelse å skaffe individuelle stabler i form av modulære enheter som er egnet for integrasjon i innretninger med spesialiserte funksjoner og/eller i lagrede enheter som adderer yteevnen til to eller flere separate, stablede enheter. It is a fourth purpose of the present invention to provide individual stacks in the form of modular units that are suitable for integration in devices with specialized functions and/or in stored units that add the performance of two or more separate, stacked units.

Det er en femte hensikt med den foreliggende oppfinnelse å benytte stablekonseptet i fremstillingen av datalagrings- og/eller databehandlingsinnretninger som inneholder underenheter som krever innbyrdes inkompatible prosesstrinn. It is a fifth purpose of the present invention to use the stacking concept in the manufacture of data storage and/or data processing devices that contain sub-units that require mutually incompatible process steps.

De ovennevnte hensikter så vel som ytterligere trekk og fordeler oppnås med en minneinnretning i henhold til oppfinnelsen som er kjennetegnet ved at en stabel av minnegrupper er dannet med to eller flere båndlignende strukturer som er foldet og/eller flettet i hverandre, idet hver båndlignende struktur omfatter et fleksibelt substrat av et ikke-ledende materiale, de første og andre elektrodelag henholdsvis anordnet på hver overflate av substratet, slik at elektrodelagene hver omfatter de parallelle, stripelignende elektroder anordnet langsetter den båndlignende struktur, og et lag av minnemateriale som dekker elektrodelagene og strekker seg uavbrutt mellom kantene av den båndlignende struktur, at hver minnegruppe i stabelen dannes av overlappende partier av et par av tilstøtende, båndlignende strukturer foldet og/eller flettet slik at de krysser i hovedsakelig ortogonalt forhold, og at ordlinjene og minnelaget av en minnegruppe i en stabel er rommet i den første båndlignende struktur i et par av tilstøtende strukturer av denne art og bitlinjene rommet i den annen båndlignende struktur i paret. The above purposes as well as further features and advantages are achieved with a memory device according to the invention which is characterized in that a stack of memory groups is formed with two or more ribbon-like structures which are folded and/or braided into each other, each ribbon-like structure comprising a flexible substrate of a non-conductive material, the first and second electrode layers respectively arranged on each surface of the substrate, such that the electrode layers each comprise the parallel, strip-like electrodes arranged along the ribbon-like structure, and a layer of memory material covering the electrode layers and extending uninterrupted between the edges of the ribbon-like structure, that each memory group in the stack is formed by overlapping portions of a pair of adjacent ribbon-like structures folded and/or braided so that they cross in a substantially orthogonal relationship, and that the word lines and memory layer of a memory group in a stack is the space in the first ribbon-like structure i a pair of adjacent structures of this kind and the bit lines space in the other ribbon-like structure in the pair.

I henhold til oppfinnelsen kan annenhver minnegruppe i en stabel (S) være anordnet i et innbyrdes forskjøvet arrangement, og er det anordnet mer enn en stabel, kan de båndlignende strukturer være foldet og/eller flettet på en slik måte at det realiseres en parvis permutasjon av rekkefølgen av båndlignende strukturer fra stabel til stabel. According to the invention, every second memory group in a stack (S) can be arranged in a mutually offset arrangement, and if more than one stack is arranged, the ribbon-like structures can be folded and/or braided in such a way that a pairwise permutation is realized of the sequence of band-like structures from stack to stack.

Fordelaktig er de båndlignende strukturer anordnet i to eller flere undergrupper av slike, med de båndlignende strukturer i hver gitt undergruppe anordnet parallelt til hverandre sett fra toppen av stablene, og ikke-parallelt til båndlignende strukturer i andre undergrupper. I den forbindelse kan fortrinnsvis minst én båndlignende struktur fra hver av minst to undergrupper være anordnet med de langsgående elektroder på én side og et globalt minnelag på den annen, og likeledes kan fordelaktig antallet båndlignende strukturer og undergruppene av disse velges slik at lengden av de båndlignende strukturer minimeres kompatibelt med en gitt funksjonalitet for stabelen. Advantageously, the ribbon-like structures are arranged in two or more subgroups thereof, with the ribbon-like structures in each given subgroup arranged parallel to each other as seen from the top of the stacks, and non-parallel to ribbon-like structures in other subgroups. In this connection, preferably at least one ribbon-like structure from each of at least two subgroups can be arranged with the longitudinal electrodes on one side and a global memory layer on the other, and likewise the number of ribbon-like structures and the subgroups thereof can be advantageously selected so that the length of the ribbon-like structures are minimized compatible with a given stack functionality.

Fordelaktig kan i henhold til oppfinnelsen hver av de båndlignende strukturer være forformet og fremstilt med isolerende og/eller ledende og/eller halvledende lag og strukturer i tverrsnittet og/eller på én eller begge overflater. Advantageously, according to the invention, each of the ribbon-like structures can be preformed and produced with insulating and/or conductive and/or semi-conductive layers and structures in the cross-section and/or on one or both surfaces.

Fordelaktig i henhold til oppfinnelsen kan to eller flere båndlignende strukturer i stabelen ha et sett av elektroder på én eller begge sider av de båndlignende strukturer, og i den forbindelse kan hver elektrode fortrinnsvis aksesseres elektrisk ved å kobles til et kontaktfelt eller et område som inkorporerer aktive og/eller passive kretser ved eller nær begge ender av de båndlignende strukturer, idet kontaktfeltene i tur og orden forbindes elektrisk eller optisk med kretser som befinner seg utenfor de båndlignende strukturer. Advantageously according to the invention, two or more ribbon-like structures in the stack can have a set of electrodes on one or both sides of the ribbon-like structures, and in this connection each electrode can preferably be accessed electrically by being connected to a contact field or an area incorporating active and/or passive circuits at or near both ends of the ribbon-like structures, the contact fields being connected in turn electrically or optically to circuits located outside the ribbon-like structures.

Fortrinnsvis kan i henhold til oppfinnelsen stabelen innholde minst to forskjellige typer av båndlignende strukturer. Preferably, according to the invention, the stack can contain at least two different types of band-like structures.

Fortrinnsvis kan minst én båndlignende struktur i stabelen ha et globalt isolerende lag på minst én av overflatene. Preferably, at least one ribbon-like structure in the stack may have a global insulating layer on at least one of the surfaces.

Fortrinnsvis kan minst en båndlignende struktur i stabelen ha en lengde som er forskjellig fra andre båndlignende strukturer i stabelen. Preferably, at least one ribbon-like structure in the stack can have a length that is different from other ribbon-like structures in the stack.

Oppfinnelsen skal nå forklares mer detaljert med henvisning til foretrukkede utførelser og de vedføyde tegninger, hvor The invention will now be explained in more detail with reference to preferred embodiments and the attached drawings, where

fig. la viser et tverrsnitt i lengderetningen gjennom en båndlignende struktur som benyttet i den foreliggende oppfinnelse, fig. la shows a cross-section in the longitudinal direction through a band-like structure as used in the present invention,

fig. lb et tverrsnitt på tvers av denne, fig. lb a cross-section across this,

fig. lc to båndlignende strukturer som krysser og kontakterer hverandre og danner en minnegruppe i overlappingsområdet, fig. lc two ribbon-like structures that cross and contact each other and form a memory group in the overlap area,

fig. 2a et eksempel på en stabel av båndlignende strukturer i henhold til oppfinnelsen, fig. 2a an example of a stack of ribbon-like structures according to the invention,

fig. 2b et eksempel på en utførelse av den foreliggende oppfinnelse med to stabler lik den ene på fig. 2a, fig. 2b an example of an embodiment of the present invention with two stacks similar to the one in fig. 2a,

fig. 3a, 3b tverrsnitt av henholdsvis de første og andre stabler på fig. 2b, fig. 3a, 3b cross sections of the first and second stacks respectively in fig. 2b,

fig. 4a skjematisk en båndlignende struktur med koblingsområder eller kontaktfelt på forsiden og baksiden, og fig. 4a schematically a tape-like structure with connection areas or contact fields on the front and back, and

fig. 4b hvordan de båndlignende strukturer kan anordnes for å danne stablede minnegrupper i henhold til en annen utførelse av den foreliggende oppfinnelse. fig. 4b how the tape-like structures can be arranged to form stacked memory groups according to another embodiment of the present invention.

I henhold til oppfinnelsen og som vist på fig. la og lb, er det anordnet et bånd med et bærersubstrat 3 av fleksibelt materiale (f.eks. polymer eller metall) belagt på én overflate med et tynt minnelag 1 på toppen av parallelle elektroder 2 (i lengderetningen), mens den motsatte overflate av båndet enten har en lignende struktur eller utelukkende et lag av parallelle elektroder 4a, idet hele utførelsen således utgjør en båndlignende struktur R (i det følgende betegnet bare som "bånd") og som benyttes i den foreliggende oppfinnelse. According to the invention and as shown in fig. la and lb, a tape is provided with a carrier substrate 3 of flexible material (e.g. polymer or metal) coated on one surface with a thin memory layer 1 on top of parallel electrodes 2 (in the longitudinal direction), while the opposite surface of the band either has a similar structure or exclusively a layer of parallel electrodes 4a, the whole design thus constituting a band-like structure R (hereinafter referred to simply as "band") and which is used in the present invention.

Minnelaget 1 tilbyr muligheter for adressering, ladningslagring (bistabilitet) og/eller svitsjbarhet, noe som gjør at minnematriser kan passivt adresseres og minneceller dannes ved at minnefilmen 1 er anordnet i sandwich mellom kryssende elektroder 2a; 4a ved et passende arrangement av to eller flere bånd R som kontakter hverandre og er innbyrdes orientert med en vinkel på ca. 90°. The memory layer 1 offers possibilities for addressing, charge storage (bistability) and/or switchability, which means that memory matrices can be passively addressed and memory cells formed by the memory film 1 being arranged in a sandwich between crossing electrodes 2a; 4a by a suitable arrangement of two or more bands R which contact each other and are mutually oriented at an angle of approx. 90°.

I henhold til en foretrukket utførelse av oppfinnelsen stables to eller flere bånd R sammen slik at det i hvert grensesnittområde dannes en minnematrise M i det tilstøtende bånd og representert av topp- og bunnelektroden 2a; 4a og minnefilmen 1 mellom disse. Dette er vist på fig. lc som viser en krysning mellom to bånd R* og Rk+i som kan utgjøre del av en større stabel. Båndet R kan ha en vilkårlig bredde og er innbyrdes orientert med 90° vinkel med hensyn til hverandre slik at den resulterende stabel har firkant- eller terningform (brikkelignende). Fig. 2a viser hvordan båndet R2 er stablet mot båndet RI, båndet R3 mot båndet R2 osv. helt opp til båndet RIO som er stablet mot båndet R9. According to a preferred embodiment of the invention, two or more bands R are stacked together so that in each interface area a memory matrix M is formed in the adjacent band and represented by the top and bottom electrodes 2a; 4a and the memory film 1 between these. This is shown in fig. lc which shows a crossing between two bands R* and Rk+i which may form part of a larger stack. The strip R can have an arbitrary width and is mutually oriented at a 90° angle with respect to each other so that the resulting stack has a square or cube shape (chip-like). Fig. 2a shows how the band R2 is stacked against the band RI, the band R3 against the band R2, etc. all the way up to the band RIO which is stacked against the band R9.

På fig. 2a danner de oddenummererte båndene R1,...R9 en første undermengde eller montasje Xi, de likenummererte bånd R2,...R10 en annen montasje X2 orientert perpendikulært til den første. De resulterende minnegrupper danner en stabel S. In fig. 2a, the odd-numbered bands R1,...R9 form a first subset or assembly Xi, the even-numbered bands R2,...R10 another assembly X2 oriented perpendicular to the first. The resulting memory groups form a stack S.

Båndoverlappingene lamineres sammen ved en varmebehandlingsprosess, f.eks. under høyt vakuum og høyt trykk. Ved å benytte en lik struktur, dvs. minnefilm mot minnefilm, kan kompatibilitetsproblemer relatert til lamineringsprosessen bli vesentlig redusert. The tape overlaps are laminated together by a heat treatment process, e.g. under high vacuum and high pressure. By using a similar structure, i.e. memory film against memory film, compatibility problems related to the lamination process can be significantly reduced.

I en alternativ utførelse blir båndet foldet med en rekke mønstre inkludert trekkspill-lignende, ovale, sirkulært/ringformede eller snodde som vist på fig. 2b. "Vevede" tråder kan også være mulig, hvilket igjen kan benyttes til å fremstille tekstiler og lignende. Det vil være mulig å bygge strukturer med store arealer på denne måten og således oppnå integrasjon av minnet i andre innretninger, f.eks. i hylsteret til mobiltelefoner, eller som et "toppbelegg" på krumme eller andre overflater osv. In an alternative embodiment, the tape is folded in a variety of patterns including accordion-like, oval, circular/annular or twisted as shown in fig. 2b. "Woven" threads may also be possible, which in turn can be used to produce textiles and the like. It will be possible to build structures with large areas in this way and thus achieve integration of the memory in other devices, e.g. in the case of mobile phones, or as a "top coating" on crumbs or other surfaces, etc.

Båndene R1....R9 anordnet i en første undermengde eller montasje Xi og båndene R2,...R10 anordnet i en annen undermengde eller montasje X2 benyttes i en minneinnretning i henhold til oppfinnelsen. Utførelsen av en slik minneinnretning som vist på fig. 2b, danner to distinkte, stablede strukturer Sl, S2 som angitt ved boksene med stiplede omriss. Hvert av båndene RI-RIO er bøyet slik at par av odde- og like-nummererte bånd blir permutert i stabelen S2 med hensyn til rekkefølgen av båndene i stabelen S1. Det impliserer f.eks. at det laveste båndet R9 i stabelen Sl bøyes oppad for å pares med båndet RIO, mens f.eks. båndet RI som pares med båndet RIO i stabelen Sl, nå bøyes nedad for å pares med båndet R2 i stabelen S2. The tapes R1...R9 arranged in a first subset or assembly Xi and the tapes R2,...R10 arranged in another subset or assembly X2 are used in a memory device according to the invention. The embodiment of such a memory device as shown in fig. 2b, form two distinct stacked structures S1, S2 as indicated by the dashed outline boxes. Each of the ribbons RI-RIO is bent so that pairs of odd- and even-numbered ribbons are permuted in the stack S2 with respect to the order of the ribbons in the stack S1. It implies e.g. that the lowest band R9 in the stack Sl is bent upwards to pair with the band RIO, while e.g. the band RI which pairs with the band RIO in the stack S1 is now bent downward to pair with the band R2 in the stack S2.

Hvis utførelsen vist på fig. 2b betraktes som et grunnriss av arrangementet av båndene i innretningen i henhold til oppfinnelsen, vil det av fagfolk lett forstås at kombinasjonen av forskyvninger og trinnvis stabling vil gi et vesentlig bidrag med henblikk på å minimere kapasitiv krysstale eller andre uønskede koblinger mellom de separate minnegrupper M som danner hver stabel. Ikke bare kan hver individuell minnecelle i en minnegruppe i stabelen adresseres, dvs. skrives eller leses, uten alvorlig uønskede forstyrrelser som vesentlig redusert signal/støy-forhold i f.eks. et utgangssignal, men i tillegg vil en parallell adressering til alle minneceller i en gruppe og, om ønsket, alle minnegrupper i en stabel være mulig, samtidig som eventuelle forstyrrende påvirkninger holdes på et minimum. If the design shown in fig. 2b is considered as a plan of the arrangement of the tapes in the device according to the invention, it will be readily understood by those skilled in the art that the combination of offsets and stepwise stacking will make a significant contribution with a view to minimizing capacitive crosstalk or other unwanted couplings between the separate memory groups M which form each stack. Not only can each individual memory cell in a memory group in the stack be addressed, i.e. written or read, without serious unwanted disturbances such as significantly reduced signal/noise ratio in e.g. an output signal, but in addition a parallel addressing of all memory cells in a group and, if desired, all memory groups in a stack will be possible, while keeping any disturbing influences to a minimum.

Arrangementet av stablene Sl, S2 i minneinnretningen i henhold til oppfinnelsen er mer fordelaktig vist i tverrsnittene på henholdsvis fig. 3a og 3b. I stabelen Sl (fig. 3a) er det første bånd R9 anordnet ortogonalt til det annet bånd R2 og andre elektroder 2a i båndet R9 kan nå betraktes som ordlinjer i en minnegruppe Ml med bitlinjene skaffet av elektrodene 4a i båndet R2 osv. Med andre ord, omfatter og dannes en minnegruppe M av et parti av henholdsvis tilstøtende par av båndene Rk, Rk+i i en stabel S. Stabelen S2 som vist på fig. 3b fremtrer likedan som stabelen Sl på fig. 3a, men med retningen av tilstøtende par av båndet R nå dreid 90° slik at den ortogonale krysning mellom påfølgende bånd i stabelen S2 beholdes. Det vil ses av fig. 2b at den første montasje Xi av oddenummererte bånd R1...R9 og den annen montasje X2 av likenummererte bånd R2...R10 hver nå kan følges av en lignende, tilstøtende montasje av bånd anordnet i sideretningen (dvs. et arrangement side om side) med tilsvarende orientering, slik at ytterligere stablede strukturer S kunne dannes i områdene hvor montasjene Xi, X2 krysser hverandre. De ytterligere montasjer av bånd kunne også anordnes i et trinnvis arrangement om så er ønsket. Videre kan det også ses av en betraktning av arrangementet på fig. 2b at trinnretningen kunne være omvendt mellom nabostabler av minnegrupper, dvs. at f.eks. kunne bånd R9 i stabel Sl fortsatt pares med båndet RIO i stabelen S2, men nå i den projiserte posisjon for båndet RI i stabelen S2, mens naturligvis båndet RI fortsatt fremdeles ville pares med båndet R2 i stabelen S2, men nå i den projiserte posisjon som vist for båndet R9 på fig. 2b osv. Implikasjonen av dette er naturligvis at lignende betraktninger kunne også benyttes på stablingen av bånd i den iikenummererte montasje X2 av båndene R2,...R10. Avstanden som er gitt ved lengden av elektrodene 2, 4 og båndene R mellom minnegrupper M i en stabel Sl og minnegruppene M i den andre stabel S2 ville da være lik. The arrangement of the stacks Sl, S2 in the memory device according to the invention is more advantageously shown in the cross-sections in fig. 3a and 3b. In the stack Sl (Fig. 3a), the first band R9 is arranged orthogonally to the second band R2 and other electrodes 2a in the band R9 can now be considered as word lines in a memory group Ml with the bit lines provided by the electrodes 4a in the band R2 etc. In other words , comprises and forms a memory group M from a portion of respectively adjacent pairs of bands Rk, Rk+i in a stack S. The stack S2 as shown in fig. 3b appears similarly to the stack Sl in fig. 3a, but with the direction of adjacent pairs of bands R now rotated 90° so that the orthogonal crossing between successive bands in stack S2 is retained. It will be seen from fig. 2b that the first assembly Xi of odd-numbered bands R1...R9 and the second assembly X2 of even-numbered bands R2...R10 can each now be followed by a similar, adjacent assembly of bands arranged laterally (i.e. a side-by-side arrangement ) with corresponding orientation, so that further stacked structures S could be formed in the areas where the assemblies Xi, X2 cross each other. The further assembly of bands could also be arranged in a step-by-step arrangement if desired. Furthermore, it can also be seen from a consideration of the arrangement in fig. 2b that the step direction could be reversed between neighboring stacks of memory groups, i.e. that e.g. band R9 in stack Sl could still be paired with band RIO in stack S2, but now in the projected position of band RI in stack S2, while of course band RI would still still be paired with band R2 in stack S2, but now in the projected position as shown for band R9 in fig. 2b etc. The implication of this is of course that similar considerations could also be applied to the stacking of bands in the odd-numbered assembly X2 of the bands R2,...R10. The distance given by the length of the electrodes 2, 4 and the bands R between memory groups M in one stack Sl and the memory groups M in the other stack S2 would then be equal.

Ved enden av båndene R kan det være anordnet forbindelses- og kontaktanordninger som vist på fig. 4a og 4b. Dette ville f.eks. tillate at elektrodene 2, 4 kunne passivt forbindes med kontaktseter på en underliggende, ikke vist silisiumbrikke, i hvilket tilfelle det er nødvendig med tilstrekkelig redundans for å ta hensyn til en viss grad av feiltilpasning. Alternativt eller i tillegg kunne det være tilrettelagt for noen kretser f.eks. dekodere/rutere basert på tynnfilmtransistorer (TFT) ved elektrodeendene, noe som vil redusere antallet kontaktpunkter for å muliggjøre en mer robust kobling. En slik økt robusthet vil ikke bare tillate et meget tettere elektrodemønster og således øket lagringstetthet, men også tillate at foldede (og pakkede) minnestabler kan forbindes med silisiumbrikker (eller kontaktseter forbundet med én eller flere silisiumbrikker av sluttbrukeren), og således muliggjøre svært billige, utbyggbare minnemoduler. At the end of the bands R there can be arranged connection and contact devices as shown in fig. 4a and 4b. This would e.g. allow the electrodes 2, 4 to be passively connected to contact seats on an underlying silicon chip, not shown, in which case sufficient redundancy is required to account for some degree of mismatch. Alternatively or in addition, it could be arranged for some circles, e.g. decoders/routers based on thin film transistors (TFT) at the electrode ends, which will reduce the number of contact points to enable a more robust connection. Such increased robustness will not only allow a much denser electrode pattern and thus increased storage density, but also allow folded (and packaged) memory stacks to be connected to silicon chips (or contact seats connected to one or more silicon chips by the end user), thus enabling very cheap, expandable memory modules.

En ytterligere forbedring av dette konseptet ville være å anordne alle driverkretsene som er nødvendig for å drive minnet ved båndendene, herunder også deteksjonskretser. Dette ville gjøre den foldede minnestabel til en helt selvforsynt enhet. A further improvement of this concept would be to arrange all the driver circuits necessary to drive the memory at the tape ends, including detection circuits. This would make the folded memory stack a completely self-sufficient device.

Ytterligere en annen forbedring ville være å fordele de ønskede kretser jevnt over båndet, i direkte kontakt med (sidene av) hver individuell minnematrise, som rad-og søyledrivere/dekodere og bare kontaktere hver av samtlige av disse til en felles buss/trafikkoordinator på båndet eller båndene og så kommunisere med ekstern maskinvare via ledningsbundet eller trådløs kontakt. Yet another improvement would be to distribute the desired circuits evenly across the tape, in direct contact with (sides of) each individual memory array, such as row and column drivers/decoders and only connect each of these to a common bus/traffic coordinator on the tape or the tapes and then communicate with external hardware via a wired or wireless connection.

Når silisium- eller silisium/TFT-kretser på et bærersubstrat benyttes, kan båndoverflatene være festet til silisiumdriverkretser ved å bøye en overflateende over en annen som vist på fig. 4b, før feste til kontaktseter på den underliggende, ikke viste overflate til innretningens substrat. Hvis alle driverkretsene er bygget på båndet eller båndene, er en slik bøyning ikke påkrevet. When silicon or silicon/TFT circuits on a carrier substrate are used, the ribbon surfaces can be attached to silicon driver circuits by bending one surface end over another as shown in fig. 4b, before attachment to contact seats on the underlying, not shown, surface of the device's substrate. If all the driver circuits are built on the tape or tapes, such bending is not required.

Den resulterende minnestabel M vil på denne måte åpne for en ny tilnærming til løsning av problemene drøftet i innledningen. Hva som i utgangspunktet finner sted fra et arkitektonisk standpunkt, er at da hver minnegruppe M er bygget på et individuelt substrat, blir utfordringene for en stor del redusert til dem som er forbundet med å bygge minner med et enkelt lag. Dette vil behøve enkle modulære underenheter representert av de enkelte bånd som kan fremstilles ved hjelp av spesielt fabrikasjonsutstyr før de monteres på skalerbar måte i stabler. The resulting memory stack M will thus open up a new approach to solving the problems discussed in the introduction. What basically takes place from an architectural standpoint is that since each memory array M is built on an individual substrate, the challenges are largely reduced to those associated with building memories with a single layer. This will require simple modular sub-assemblies represented by the individual ribbons which can be produced using special fabrication equipment before being assembled in a scalable manner in stacks.

Dette konseptet tillater bruken av et meget stort antall stablede minnebånd, idet den eneste begrensning er adgangen til silisiumområder i tilfellet av silisiumkretser eller hybride silisium/TFT-kretser, en begrensning som ikke foreligger i det tilfelle at alle kretser befinner seg på båndet, det vil si at det bare benyttes tynnfilmtransistorer. Dette lar seg omsette til en meget stor lagringskapasitet eller en vilkårlig stor lagringskapasitet for de utførelser som helt ut er basert på TFT. This concept allows the use of a very large number of stacked memory tapes, the only limitation being the access to silicon areas in the case of silicon circuits or hybrid silicon/TFT circuits, a limitation that does not exist in the case that all circuits are on the tape, that is say that only thin-film transistors are used. This can be translated into a very large storage capacity or an arbitrarily large storage capacity for the designs that are entirely based on TFT.

Da de angitte løsninger omtrent svarer til prosessering av et enkeltlagsminne, forsvinner de fleste, om ikke alle kompatibilitetsproblemer i tilknytning til prosesser og temperaturer som er forbundet med flerlagsprosessering. As the stated solutions roughly correspond to single-layer memory processing, most, if not all, process and temperature compatibility issues associated with multi-layer processing disappear.

Ved å unngå avsetning av toppelektroder direkte på minnefilmen kan tilsvarende mulige negative effekter av slike prosedyrer også unngås. En ytterligere positiv effekt på filmmorfologien er muligheten av å benytte strekking av filmer før varmebehandling og således sikre en mer velordnet krystallinsk struktur. Alternative avsetningsmetoder til spinnbelegging, så som dypbelegging, utstryking, meniskbelegging osv., kan også ha en positiv påvirkning på filmmorfologien. By avoiding the deposition of top electrodes directly on the memory film, the corresponding possible negative effects of such procedures can also be avoided. A further positive effect on the film morphology is the possibility of using stretching of films before heat treatment and thus ensuring a more well-ordered crystalline structure. Alternative deposition methods to spin coating, such as deep coating, smearing, meniscus coating, etc., can also have a positive effect on the film morphology.

Fordi det til rådighetstående areal er stort, kan det implementeres en mer fleksibel mønstringsprosess, noe som tillater prosessering med ikke-litografiske verktøy og i sann løpende bane. Dette vil igjen bidra til å senke produksjonskostnadene vesentlig. Because the available area is large, a more flexible patterning process can be implemented, allowing processing with non-lithographic tools and in true continuous path. This in turn will help to lower production costs significantly.

De store trekkstørrelser som kan benyttes, vil også forbedre signal/støyforholdene med hensyn til cellesignaler, ganske enkelt fordi cellestørrelsen er så mye større. Dette vil tillate større variasjon i filmtykkelser etc. og således redusere potensielle problemer forbundet med prosessering av minnestrukturer på fleksible substrater. The large feature sizes that can be used will also improve signal to noise ratios with respect to cell signals, simply because the cell size is so much larger. This will allow greater variation in film thicknesses etc. and thus reduce potential problems associated with processing memory structures on flexible substrates.

Høytemperaturpakking vil lettes i tilfelle hvor innretningene er bygget på silisiumbrikker, da silisiumdelen kan prosesseres og loddes før polymeren festes. High-temperature packaging will be facilitated in cases where the devices are built on silicon chips, as the silicon part can be processed and soldered before the polymer is attached.

Claims

1. Ferroelectric or electret volumetric memory device, where a ferroelectric or electret memory material (1) is sandwiched between first and second electrode layers (2; 4) respectively comprising first and second parallel, strip-like electrodes forming word lines (2a) and bit lines (4a) ) in a matrix-addressable memory group (M), where word lines (2a) and bit lines (4a) in the group (M) are oriented mainly at right angles to each other, where the memory cells are defined in volumes of the memory material (1) sandwiched between respective intersecting word lines (2a) and bit lines (4a), and where a number of memory groups (M) are arranged in at least one stack (S) so that the at least one stack of memory groups realizes the memory device in a volumetric configuration, characterized in that a stack (S) of memory groups (M) is formed with two or more tape-like structures (R) which are folded and/or braided into each other, each tape-like structure (R) comprising a flexible substrate (3) of a non-conductive material, the first and second electrode layers (2; 4) arranged respectively on each surface of the substrate, so that the electrode layers (2, 4) each comprise the parallel, strip-like electrodes (2a, 4a) arranged along the ribbon-like structure (R ), and a layer of memory material (1) covering the electrode layers and extending uninterruptedly between the edges of the tape-like structure, that each memory group (M) in the stack (S) is formed by overlapping portions of a pair of adjacent tape-like structures (R) folded and/or braided so that they cross in a substantially orthogonal relationship, and that the word lines (2a) and the memory layer (1) of a memory group (M) in a stack (S) are the space in the first ribbon-like structure (R) in a pair of adjacent structures of this a rt, and the bit lines (4a) occupy the second ribbon-like structure (R) in the pair.

2. Ferroelectric or electret volumetric memory device according to claim 1, characterized in that every second memory group (M) in a stack (S) is arranged in a mutually offset arrangement.

3. Ferroelectric or electret memory device according to claim 1, where more than one stack (S) is arranged, characterized in that the ribbon-like structures (R) are folded and/or braided in such a way that a pairwise permutation of the sequence of ribbon-like structures from stack to stack is realized.

4. Ferroelectric or electret memory device according to claim 1, characterized in that the ribbon-like structures (R) are arranged in two or more subgroups (X) of such, with the ribbon-like structures (R) in each given subgroup arranged parallel to each other from the top of the stacks, and non-parallel to ribbon-like structures (R) in other subgroups.

5. Ferroelectric or electret volumetric memory device according to claim 4, characterized in that at least one band-like structure from each of at least two subgroups (X) is arranged with the longitudinal electrodes (2a, 4a) on one side and a global memory layer (1) on the other.

6. Ferroelectric or electret memory device according to claim 4, characterized in that the number of ribbon-like structures (R) and the subgroups (X) thereof are chosen so that the length of the ribbon-like structures (R) is minimized compatible with a given functionality for the stack (S) .

7. Ferroelectric or electret volumetric memory device according to claim 1, characterized in that each of the ribbon-like structures (R) is preformed and produced with insulating and/or conductive and/or semi-conductive layers and structures in the cross-section and/or on one or both surfaces.

8. Ferroelectric or electret volumetric memory device according to claim 1, characterized in that two or more tape-like structures (R) in the stack (S) have a set of electrodes (2a, 4a) on one or both sides of the tape-like structures, the electrodes (2a, 4a) extend along the ribbon-like structures.

9. Ferroelectric or electret volumetric memory device according to claim 8, characterized in that each electrode (2a, 4a) is accessed electrically by being connected to a contact field or an area incorporating active and/or passive circuits at or near both ends of the ribbon-like structures (R), as the contact fields are in turn connected electrically or optically to circuits located outside the ribbon-like structures (R).

10. Ferroelectric or electret volumetric memory device according to claim 1, characterized in that the stack (S) contains at least two different types of tape-like structures (R).

11. Ferroelectric or electret volumetric memory device according to claim 1, characterized in that at least one ribbon-like structure (R) in the stack (S) has a global insulating layer on at least one of the surfaces.

12. Ferroelectric or electret volumetric memory device according to claim 1, characterized in that at least one tape-like structure (R) in the stack (S) has a length that is different from other tape-like structures (R) in the stack (S).