NO312737B1

NO312737B1 - Frequency Synthesizer for Partial N Synthesis with Aperture Phase Detection

Info

Publication number: NO312737B1
Application number: NO20011077A
Authority: NO
Inventors: Mikael Hammer; Karsten Husby
Original assignee: Karsten Husby
Priority date: 2001-03-02
Filing date: 2001-03-02
Publication date: 2002-06-24
Also published as: NO20011077L; NO20011077D0

Description

Oppfinnelsen angår en frekvenssyntetisator for deltalls-N-frekvenssyntese kjennetegnet ved aperturfasedeteksjon. Frekvenssyntetisatoren vil kunne brukes i elektroniske systemer for generering av periodiske signal, samt for syntese av frekvens- eller fasemodulerte signal. The invention relates to a frequency synthesizer for delta-N frequency synthesis characterized by aperture phase detection. The frequency synthesizer will be able to be used in electronic systems for the generation of periodic signals, as well as for the synthesis of frequency- or phase-modulated signals.

Aperturfasedeteksjon gjør det mulig å deaktivere frekvensdeleren under hele eller deler av periodetiden til referansesignalet, eller helt å eliminere den, når først faselåsning er blitt oppnått. Herigjennom oppnåes vesent-lige reduksjoner i frekvenssyntetisatorens effektforbruk, noe som vil være viktig f. eks. i bærbare og batteridrevne systemer. Aperture phase detection makes it possible to disable the frequency divider for all or part of the period time of the reference signal, or to eliminate it entirely, once phase locking has been achieved. This achieves significant reductions in the frequency synthesizer's power consumption, which will be important e.g. in portable and battery-powered systems.

Mange elektroniske systemer bruker PLL-baserte frekvenssyntetisatorer for å generere høyfrekvente signal med sta-bil frekvens ut fra et stabilt lavfrekvent signal. Disse syntetisatorer har ofte en oppbygning som illustrert i figur 1. Many electronic systems use PLL-based frequency synthesizers to generate a high-frequency signal with a stable frequency from a stable low-frequency signal. These synthesizers often have a structure as illustrated in Figure 1.

Det høyfrekvente signalet fra en spenningsstyrt oscillator (VCO) blir neddelt i en frekvensdeler med et deletall som kan være fikst eller kontrollert av et ytre styresignal. Det lavfrekvente utsignalet fra frekvensdeleren er faselåst til det høyfrekvente innsignalet. Fasedifferensen mellom det neddelte signalet og referansesignalet blir målt i en fasekomparator. Det resulterende feilsignalet blir så filtrert gjennom et lavpassfilter, hvis utsignal blir brukt som styrespenning til oscillatoren slik at dens utsignal blir faselåst til referansesignalet. I det generelle tilfelle kan utsignalet fra VCO ha flere faser. Dette er markert med en skråstrek over signallederen for utsignalet. The high-frequency signal from a voltage-controlled oscillator (VCO) is divided into a frequency divider with a division number that can be fixed or controlled by an external control signal. The low-frequency output signal from the frequency divider is phase-locked to the high-frequency input signal. The phase difference between the reduced signal and the reference signal is measured in a phase comparator. The resulting error signal is then filtered through a low-pass filter, the output of which is used as a control voltage for the oscillator so that its output is phase-locked to the reference signal. In the general case, the output signal from the VCO can have several phases. This is marked with a slash above the signal conductor for the output signal.

Teknikker for f rekvenssyntese ved bruk av PLL kan inndeles i to hovedkategorier: integer-N og deltalls-N. Denne inn-deling gjøres på grunnlag av forholdet mellom syntetisert frekvens og referansefrekvens. Techniques for frequency synthesis using PLL can be divided into two main categories: integer-N and delta-N. This division is made on the basis of the ratio between synthesized frequency and reference frequency.

Ved integer-N-syntese så vil f rekvensdelef orholdet være et heltall som er konstant for alle perioder til referansesignalet. Dette fører til at forholdet mellom syntetisert frekvens og referansefrekvens vil være et heltall og at den minste avstanden mellom de frekvenser som kan syntetiseres vil være lik ref eransef rekvensen. In the case of integer-N synthesis, the frequency ratio will be an integer that is constant for all periods of the reference signal. This means that the ratio between synthesized frequency and reference frequency will be an integer and that the smallest distance between the frequencies that can be synthesized will be equal to the reference frequency.

Ved deltalls-N-syntese så varieres i stedet heltallet slik at det vil anta ulike verdier for hver enkelt periode til referansesignalet. Dette fører til at forholdet mellom syntetisert frekvens og referansefrekvens vil være lik midlere deletall, hvilket vil kunne være et generelt rasjonelt tall. Den minste avstanden mellom de frekvenser som kan syntetiseres kan da være mindre enn referansefrekvensen. In the case of delta-N synthesis, the integer is instead varied so that it will assume different values for each individual period of the reference signal. This leads to the ratio between the synthesized frequency and the reference frequency being equal to average partial numbers, which could be a general rational number. The smallest distance between the frequencies that can be synthesized can then be less than the reference frequency.

Et kjent problem i PLL-baserte frekvenssyntetisatorer er generering av uønskede signal ved frekvenser på avstand fra senterfrekvensen lik heltallsmultipler av referansefrekvensen. Disse signal fører til at sløyfebåndbredden til PLLen må være mye mindre enn ref eransef rekvensen. A known problem in PLL-based frequency synthesizers is the generation of unwanted signals at frequencies at a distance from the center frequency equal to integer multiples of the reference frequency. These signals mean that the loop bandwidth of the PLL must be much smaller than the reference frequency.

Støy fra oscillatoren i en PLL gjennomgår en høypassfilt-rering med samme grensef rekvens som sløyf ebåndbredden til PLLen. En lav sløyfebåndbredde medfører derfor at mere støy fra VCO slipper gjennom til utgangen, eller omvendt at en mere lavtstøyende, og derigjennom også mere kostbar eller effektkrevende VCO må brukes for å oppfylle gitte krav til støy. Noise from the oscillator in a PLL undergoes high-pass filtering with the same cut-off frequency as the loop bandwidth of the PLL. A low loop bandwidth therefore means that more noise from the VCO gets through to the output, or conversely that a lower-noise, and thereby also more expensive or power-demanding VCO must be used to meet given requirements for noise.

En fordel med deltalls-N-teknikk er at den gjør det mulig å bruke en høyere referansefrekvens for syntese av frekvenser med et gitt minsteavstand. Dette gjør det i sin tur mulig å bruke en høyere sløyfebåndbredde, hvilket reduserer støyen fra VCOen eller tillater bruken av en billigere eller mindre effektkrevende VCO. An advantage of the delta-N technique is that it makes it possible to use a higher reference frequency for the synthesis of frequencies with a given minimum distance. This in turn makes it possible to use a higher loop bandwidth, which reduces the noise of the VCO or allows the use of a cheaper or less power-hungry VCO.

Fasedetektoren er følsom for flanker i VCO-signalet kun under et lite tidsintervall definiert av et starttidspunkt og den nærmest påfølgende flanken i VCO-signalen. I f rekvenssyntetisatorer hvor f rekvensdelere brukes er starttidspunktet definiert av et spesifisert antall VCO-flanker siden slutten på forrige tidsintervall, hvilket ofte blir talt opp ved bruk av pulsteller. The phase detector is sensitive to edges in the VCO signal only during a small time interval defined by a start time and the next closest edge in the VCO signal. In f frequency synthesizers where f frequency dividers are used, the start time is defined by a specified number of VCO flanks since the end of the previous time interval, which is often counted up using a pulse counter.

I frekvenssyntetisatorer hvor aperturfasedeteksjon brukes så er starttidspunktet i stedet definiert ved en tidsforsinkelse av flankene til referansesignalet. Dette gjør det mulig å deaktivere frekvensdeleren når først faselåsning er blitt oppnått, og å tilbakekoble VCO-signalet uten foregående neddeling. Dette gir en vesentlig reduksjon av frekvenssyntetisatorens totale effektforbruk. Aperturf asedeteksjon er en kjent teknikk som er beskrevet bl.a. av A.R. Shahani m.fl. i artikkelen x Low-Power Divid-erless Frequency Synthesis Using Aperture Phase Detection' , publisert i IEEE Journal of Solid-State Circuits, Vol 33, No 12, December 1998, pp 2232 - 2239. Fasedetektorer for aperturf asedeteksjon går ofte også under benevning samp-lende fasedetektorer. In frequency synthesizers where aperture phase detection is used, the start time is instead defined by a time delay of the flanks of the reference signal. This makes it possible to disable the frequency divider once phase locking has been achieved, and to feed back the VCO signal without previous breakdown. This results in a significant reduction of the frequency synthesizer's total power consumption. Aperturf acid detection is a known technique that has been described in, among other things, by A.R. Shahani et al. in the article x Low-Power Divi-erless Frequency Synthesis Using Aperture Phase Detection', published in IEEE Journal of Solid-State Circuits, Vol 33, No 12, December 1998, pp 2232 - 2239. Phase detectors for aperture detection are often also called sampling phase detectors.

De fleste eksisterende metoder for aperturfasedeteksjon bruker et fast starttidspunkt for deteksjon av VCO-flanker kombinert med deteksjon av kun en av fasene til VCO-signalet. Dette kan brukes i integer-N-syntetisatorer, men ikke i deltalls-N-syntetisatorer. Most existing methods for aperture phase detection use a fixed starting time for the detection of VCO flanks combined with the detection of only one of the phases of the VCO signal. This can be used in integer-N synthesizers, but not in delta-N synthesizers.

I en annen teknikk for aperturfasedeteksjon, beskrevet av C.W. Munninghoff m. fl. i 'Digital Frequency Synthesizer including Phase Locked Loop', U.S. Patent No 3,918,006, Nov. 4, 1975, så brukes en apertur med et starttidspunkt og en lengde definert ved bruk av programmerbare tellekretser. Disse tellekretser programmeres på grunnlag av ønsket VCO-frekvens, men holdes ellers fiks for en gitt ønsket frekvens til utsignalet fra VCO. Også denne metode er applisert på ren integer-N-syntese og patentet gir ingen antydning om at metoden skulle kunne appliseres på deltalls-N-syntese. In another technique for aperture phase detection, described by C.W. Munninghoff et al. in 'Digital Frequency Synthesizer including Phase Locked Loop', U.S. Patent No. 3,918,006, Nov. 4, 1975, then an aperture with a start time and a length defined using programmable counter circuits is used. These counting circuits are programmed on the basis of the desired VCO frequency, but are otherwise kept fixed for a given desired frequency of the output signal from the VCO. This method is also applied to pure integer-N synthesis and the patent gives no indication that the method could be applied to delta-N synthesis.

Den her beskrevne oppfinnelsen kombinerer aperturfasedeteksjon med deltalls-N-syntese, slik det er angitt i krav 1. Oppfinnelsen er beskrevet med henvisning til figur 2 og 3 . The invention described here combines aperture phase detection with delta-N synthesis, as stated in claim 1. The invention is described with reference to figures 2 and 3.

I tilbakekoblingssløyfen sitter en velgerkrets (10) hvilken brukes for å velge ut den fase av utsignalet (7) fra VCO (6) som til en hver tid skal kobles til det tilbakekoblede VCO-signalet (11) . Velgerkretsen kontrolleres av et ytre styresignal(18) . In the feedback loop there is a selector circuit (10) which is used to select the phase of the output signal (7) from the VCO (6) which is to be connected to the feedback VCO signal (11) at any given time. The selector circuit is controlled by an external control signal (18).

I sin enkleste utførelse overfører velgerkretsen (10) VCO-signalet (7) til portkretsen (12) uten modifikasjon slik at samme fase alltid velges. I disse tilfeller trengs to eller flere starttidspunkt. In its simplest embodiment, the selector circuit (10) transfers the VCO signal (7) to the gate circuit (12) without modification so that the same phase is always selected. In these cases, two or more starting times are needed.

Det tilbakekoblede VCO-signalet (11) er koblet til inngangen til en portkrets (12) hvilken lar pulser fra det tilbakekoblede VCO-signalet (11) passere til utgangssignal-et (15) så lenge styresignalet (13) er aktivt. Styresignalet (13) genereres ved å forsinke referansesignalet (1) ved å la det passere et forsinkelsesledd (14), hvis forsinkelse kan være fast eller variabel. Forsinkelsesleddet kontrolleres av et ytre styresignal (19). Utsignalet (15) fra portkretsen (12) er koblet til inngangen på en pulsteller (16) hvilken teller et spesifisert antall pulser større enn eller lik én. Antallet pulser er gitt av et ytre styresignal (20) . The feedback VCO signal (11) is connected to the input of a gate circuit (12) which allows pulses from the feedback VCO signal (11) to pass to the output signal (15) as long as the control signal (13) is active. The control signal (13) is generated by delaying the reference signal (1) by passing it through a delay element (14), whose delay can be fixed or variable. The delay link is controlled by an external control signal (19). The output signal (15) from the gate circuit (12) is connected to the input of a pulse counter (16) which counts a specified number of pulses greater than or equal to one. The number of pulses is given by an external control signal (20).

Når det spesifiserte antall pulser er blitt talt opp så sendes en puls til inngangen (9) til fasekomparatoren (2) . Det resulterende feilsignalet (3) blir så filtrert gjennom et lavpassfilter (4), hvis utsignal (5) blir brukt som styrespenning til oscillatoren (6) slik at dens utsignal (7) blir faselåst til referansesignalet (1). When the specified number of pulses has been counted, a pulse is sent to the input (9) of the phase comparator (2). The resulting error signal (3) is then filtered through a low-pass filter (4), whose output signal (5) is used as a control voltage for the oscillator (6) so that its output signal (7) is phase-locked to the reference signal (1).

I det tilfelle pulstelleren (16) kun brukes for å telle opp én puls, så kan den elimineres og erstattes med en fast kobling fra inngang (15) til utgang (9). In the event that the pulse counter (16) is only used to count one pulse, it can be eliminated and replaced with a fixed connection from input (15) to output (9).

Forsinkelsesleddet (14), pulstelleren (16) og velgerkretsen (10) kontrolleres av et ytre kontrollsystem, hvilket ikke er vist i figuren. Dette kontrollsystem beregner forsinkelsen fra referanseflanke til den VCO-flanke som ønskes detektert ved følgende ligning: The delay link (14), the pulse counter (16) and the selector circuit (10) are controlled by an external control system, which is not shown in the figure. This control system calculates the delay from the reference edge to the desired VCO edge detected by the following equation:

hvor T(n) er forsinkelsen for inneværende referanseperi-ode, x(n-l) er forsinkelsen for foregående referanseperi-ode, <T>ref er periodetiden til ref eransesignalet, Tvco er periodetiden for den ønskede VCO-frekvensen, og N(n) er det ønskede deletallet for inneværende periode. where T(n) is the delay for the current reference period, x(n-l) is the delay for the previous reference period, <T>ref is the period time of the reference signal, Tvco is the period time of the desired VCO frequency, and N(n) is the desired partial number for the current period.

På grunnlag av den beregnede forsinkelsen er det mulig å bestemme ønsket tidsforsinkelse til forsinkelsesleddet (19) , ønsket antall pulser som skal telles opp av pulstelleren (20) og ønsket fase fra fasevelgeren (18) eller en kombinasjon av disse. Den ønskede tidsforsinkelsen må oppfylle følgende ulikhet: On the basis of the calculated delay, it is possible to determine the desired time delay to the delay link (19), the desired number of pulses to be counted by the pulse counter (20) and the desired phase from the phase selector (18) or a combination of these. The desired time delay must satisfy the following inequality:

hvor -t(n) er styresignalet til forsinkelsesleddet (19) , M(n) er styresignalet til pulstelleren (20) og cp(n) er styresignalet til fasevelgeren. where -t(n) is the control signal for the delay element (19), M(n) is the control signal for the pulse counter (20) and cp(n) is the control signal for the phase selector.

Ved deltalls-N-syntese så gjennomgår faseforskjellen mellom VCO-signalet (7) og referansesignalet (1) en kontinuerlig forandring. Hvis fasedeteksjon startes ved et fast tidspunkt relativt referansesignalet, og fasedeteksjon alltid foretas på samme fase av VCO-signalet (7) , så vil ap-erturen for fasedeteksjon krympe kontinuerlig. Dette er illustrert i figur 3 til venstre. In delta-N synthesis, the phase difference between the VCO signal (7) and the reference signal (1) undergoes a continuous change. If phase detection is started at a fixed time relative to the reference signal, and phase detection is always performed on the same phase of the VCO signal (7), then the aperture for phase detection will shrink continuously. This is illustrated in Figure 3 on the left.

Hvis tidsintervallet blir tilstrekkelig lite så vil fasedetektoren til sist, som en følge av støy og andre imper-feksjoner, miste den ønskede VCO-flanken og i stedet detektere den nærmest påfølgende flanken. Dette vil kunne føre til frekvensfeil i det syntetiserte signalet eller til tap av lås. If the time interval becomes sufficiently small then the phase detector will eventually, as a result of noise and other imperfections, lose the desired VCO edge and instead detect the next closest edge. This could lead to frequency errors in the synthesized signal or loss of lock.

En forutsetning for korrekt funksjon til den her beskrevne oppfinnelsen er derfor at fasedeteksjonen kan startes ved to eller flere tidspunkt, eller at flere faser enn én brukes for fasedeteksjon. A prerequisite for correct functioning of the invention described here is therefore that the phase detection can be started at two or more times, or that more phases than one are used for phase detection.

I de tilfeller da forsinkelsesleddet (14) har en fast forsinkelse så forutsetter det at fasedeteksjon utføres på minst to faser av VCO-signalet (7). Signalene for dette tilfelle er illustrert i figur 3 i midten. In cases where the delay element (14) has a fixed delay, it requires that phase detection is performed on at least two phases of the VCO signal (7). The signals for this case are illustrated in Figure 3 in the middle.

Teknikken minner en del om deltalls-N-teknikk med faseinterpolasjon, men skiller seg fra denne teknikk ved at den ikke forutsetter bruken av en pulsteller eller frekvensdeler for faseinterpolasjon. The technique is somewhat reminiscent of delta-N technique with phase interpolation, but differs from this technique in that it does not require the use of a pulse counter or frequency dividers for phase interpolation.

Et alternativ er å bruke to eller flere starttidspunkt definert ved ulike forsinkelser i forsinkelsesleddet. I denne versjon er det ikke nødvendig å bruke flere faser av VCO- An alternative is to use two or more start times defined by different delays in the delay term. In this version it is not necessary to use several stages of VCO-

Claims

1. PLL-based frequency synthesizer, where a reference signal (1) is connected to a phase detector, and where the error signal from the phase detector (2) is connected to the input of a filter (4) whose output signal (5) is used as control voltage for a oscillator (6), characterized by that a selector circuit (10) is used to select the phase of the output signal (7) from the VCO (6) which is to be connected to the feedback VCO signal (11) at any given time, that the selector circuit (10) can select one of several phases or be permanently connected to select a given phase, that the feedback VCO signal (11) is connected to the input of a gate circuit (12) which allows pulses from the feedback VCO signal (11) to pass to the output signal (15) as long as the control signal (13) is active, that the control signal (13) is generated by delaying the reference signal (1) by passing it through a delay element (14), whose delay can be fixed or variable, that the output signal (15) from the gate circuit (12) is connected to the input of a pulse counter (16), that the pulse counter (16), when a specified number of pulses greater than or equal to one has been counted, sends a pulse to the input (9) of the phase comparator (2) and that fractional frequencies are generated according to the fractional-N principle by providing control signals (18, 19, 20) to the selector circuit (10), the delay element (14) and the pulse counter (16) respectively.

2. Frequency synthesizer according to claim 1, characterized in that the selector circuit (10) is permanently connected to select a given phase or that the selector circuit forms a fixed connection from a given phase of the VCO signal (7) to the feedback VCO signal (11) ), and that the delay term (14) provides two or more different delays.

3. Frequency synthesizer according to claim 1, characterized by that the selector circuit (10) can choose between two or more phases of the VCO signal (7), and that the delay element (14) has a fixed delay.

4. Frequency synthesizer according to claim 1 or 2, characterized in that the starting times for detection of VCO flanks are defined relative to the reference signal using a combination of delay elements (14) and pulse counters (16).

5. Frequency synthesizer according to claim 1 or 2, characterized in that the starting times for detection of VCO flanks are defined relative to the reference signal only by using a delay term (14).