NO305880B1

NO305880B1 - Switching device for processing data signals

Info

Publication number: NO305880B1
Application number: NO923692A
Authority: NO
Inventors: Peter Haas
Original assignee: Siemens Ag
Priority date: 1991-09-24
Filing date: 1992-09-23
Publication date: 1999-08-09
Also published as: NO923692D0; CH684452A5; AT403537B; ATA187392A; DE4131780A1; NO923692L

Description

Ved kommunikasjonssystemer er telekommunikasjonsinnretninger som f-eks. telefonapparater forbundet over en rekke abonnent-tilkoblingsledninger til svitsjenoder, som f.eks. private eller offentlige sentraler. I sentralene blir abonnent-tilkoblingslinjene forbundet med abonnent-tilkoblingskomponenter. Flere abonnent-tilkoblingslinjer kan i den forbindelse kombineres på en abonnent-tilkoblingskomponent. For hver abonnent-tilkoblingslinje er det fra abonnent-tilkoblingskomponenten anordnet en sentralintern overføringskanal. Den sentralinterne overføringskanal har i den forbindelse følgende struktur: to talekanaler, en driftskanal, en signaleringskanal, samt minst én kanal for styringen av et overføringsgrensesnitt (f.eks. C/I, A/E-bit). Datastrømmer som kommer fra telekom-munikasjonsinnretningene blir ført til overføringskanalen og over multipleksinnretninger kombinert til stasjonsinterne overføringsrammer. Overføringsratene til datastrømmene mellom telekommunikasjonsdataterminalene og abonnnent-tilkoblingskomponentene utgjør f.eks. i et ISDN-kommunikasjonssystem 144 kbit/s (basistilkobling) og mellom abonnent-tilkoblingskomponent og multipleksinnretning 2048 kbit/s. Alt etter hvor mange abonnent-tilkoblingskomponenter som er kombinert over multipleksinnretningen, er det nødvendig med en overføringsrate på 8, 32 eller mer Mbit/s til de etterfølgende komponenter, som f.eks. til koblingsfeltkomponenter. For å tilpasses til den stigende datamengde i kommunikasjonsteknikken blir stadig raskere komponentsystemer med henholdsvis høyere behandlings-hastigheter og overføringsrater integrert i sentralene. De overførings-/kvitteringsprosedyrer som skal gjennomføres for en dataoverføring, blir f.eks. mellom abonnent-tilkoblingskomponenten og en påfølgende koblingsfeltkomponent utført med en sekvenskontrollenhet. In the case of communication systems, telecommunication devices such as e.g. telephone sets connected via a number of subscriber connection lines to switching nodes, such as private or public exchanges. In the exchanges, the subscriber connection lines are connected with subscriber connection components. In this connection, several subscriber connection lines can be combined on one subscriber connection component. For each subscriber connection line, a central internal transmission channel is arranged from the subscriber connection component. In this connection, the central internal transmission channel has the following structure: two speech channels, an operating channel, a signaling channel, as well as at least one channel for the control of a transmission interface (e.g. C/I, A/E bit). Data streams coming from the telecommunication devices are taken to the transmission channel and over multiplex devices combined into station-internal transmission frames. The transfer rates of the data streams between the telecommunication data terminals and the subscriber connection components amount to, for example, in an ISDN communication system 144 kbit/s (basic connection) and between subscriber connection component and multiplex device 2048 kbit/s. Depending on how many subscriber connection components are combined over the multiplex device, a transmission rate of 8, 32 or more Mbit/s is required to the subsequent components, such as to switchboard components. In order to adapt to the increasing amount of data in communication technology, increasingly faster component systems with respectively higher processing speeds and transmission rates are being integrated into the exchanges. The transfer/acknowledgment procedures that must be carried out for a data transfer are e.g. between the subscriber connection component and a subsequent switching field component performed with a sequence control unit.

Oppfinnelsen angår en koblingsanordning til behandling av datasignaler, med én koblingsenhet som har en første og en annen inngang såvel som en første og annen utgang, idet den første utgang kan tilføres en datastrøm og slik at den annen utgang over en tilbakekoblingsgren som inneholder en lagerenhet er forbundet med den annen utgang og kan tilføres en ved denne opptredende tilstands-bitfølge. The invention relates to a switching device for processing data signals, with one switching unit having a first and a second input as well as a first and a second output, the first output can be supplied with a data stream and such that the second output over a feedback branch containing a storage unit is connected to the other output and can be supplied with a status bit sequence that appears here.

Ved de tidligere kjente, som f.eks. i US-PS nr. 4 786 829 eller i Tietze/Schenk, Halbleiter-Schaltungstechnik, 5. opplag, 1980, side 491, viste koblingsanordninger, fås det problemer ved behandlingen av data ved et på en inngang forekommende tidsmultiplekssignal. Disse behandlingsproblemer opptrer spesielt når det er nødvendig med en system- og tidsfastsatt behandling (overførings-/kvitteringsprosedyrer) på de ved sentral- eller databehandlingssystemet forekommende data-strømmer. En vesentlig ulempe ved de kjente sekvenskontroll-enheter består i at disse i hvert tilfelle må reserveres for en kanal-tidsluke av tidsmultiplekssignalet inntil alle på en abonnent-tilkoblingskomponent forekommende datasignaler er ferdigbehandlet og overførings-/kvitteringsprosedyrene er avsluttet. Dette betyr imidlertid at ytterligere på abonnent-tilkoblingskomponenten forekommende datasignaler ikke kan ferdigbehandles. Ved bruk av sekvensstyringen kan således for telekommunikasjonssystemet viktige datasignaler som kontroll-informasjoner eller kortslutningsmeldinger fra abonnent-tilkoblingskomponentene ikke straks ledes videre og følgelig ikke registreres av sentralsystemet. Likeledes kan en over-skriving og dermed et tap av viktige datasignaler skyldes altfor lange forsinkelser ved videreføringen av datasignalene fra abonnent-tilkoblingskomponentene. In the case of the previously known, such as e.g. in US-PS No. 4,786,829 or in Tietze/Schenk, Halbitter-Schaltungstechnik, 5th edition, 1980, page 491, shown switching devices, problems arise when processing data with a time multiplex signal occurring at an input. These processing problems occur in particular when a system- and time-fixed processing (transfer/acknowledgment procedures) is required for the data streams occurring at the central or data processing system. A significant disadvantage of the known sequence control units consists in the fact that these must in each case be reserved for a channel time slot of the time multiplex signal until all data signals occurring on a subscriber connection component have been processed and the transmission/acknowledgment procedures have ended. However, this means that additional data signals occurring on the subscriber connection component cannot be processed. When using sequence management, data signals important to the telecommunications system such as control information or short-circuit messages from the subscriber connection components cannot be immediately forwarded and consequently not registered by the central system. Likewise, an overwriting and thus a loss of important data signals can be due to excessively long delays in the transmission of the data signals from the subscriber connection components.

For å oppnå en umiddelbar behandling av datasignaler som forekommer på abonnent-tilkoblingskomponentene og forhindre et mulig tap av datasignaler, kan et til kanal-tidslukene i en overføringsramme motsvarende antall sekvensstyringer for avvikling av datasignalene integreres i kommunikasjonssystemet. Det store antall sekvensstyringer har imidlertid den ulempe at ved siden av de økonomiske aspekter, f.eks. høy kostnad, er det nødvendig med stor plass for deres integrasjon innenfor et sentralsystem. In order to achieve an immediate processing of data signals occurring on the subscriber connection components and to prevent a possible loss of data signals, one to the channel time slots in a transmission frame corresponding to the number of sequence controls for unwinding the data signals can be integrated into the communication system. However, the large number of sequence controls has the disadvantage that, in addition to the economic aspects, e.g. high cost, a large space is required for their integration within a central system.

Hensikten med oppfinnelsen er å angi en måte hvormed det ved en koblingsanordning av den i innledningen nevnte art kan gjennomføres overførings- og/eller kvitteringsprosedyrer med en minimal koblingsteknisk innsats. The purpose of the invention is to indicate a way in which transfer and/or receipt procedures can be carried out with a minimal switching technical effort in the case of a switching device of the type mentioned in the introduction.

Denne hensikt blir med utgangspunkt i innledningen av krav 1 oppnådd ved de trekk som fremgår av dette kravs karakteristikk. Starting from the introduction of claim 1, this purpose is achieved by the features that appear in the characteristics of this claim.

Oppfinnelsen medfører den fordel at alle i et tidsmultiplekssignal kombinerte datastrømmer kan ferdigbehandles med bare én sekvensstyring. Utover dette kan overførings-/kvitterings-prosedyrene utføres av koblingsanordningen ved vilkårlig høye overføringsrater. Ved siden av den økonomiske fordel med innsparing av sekvensstyringer fås den ytterligere fordel at de forekommende datasignaler kan registreres uten forsinkelse og ferdigbehandles i sanntid. The invention entails the advantage that all data streams combined in a time multiplex signal can be processed with just one sequence control. In addition, the transmission/acknowledgment procedures can be performed by the switching device at arbitrarily high transmission rates. In addition to the economic advantage of saving sequence controls, the further advantage is that the occurring data signals can be recorded without delay and processed in real time.

I den videre utvikling av oppfinnelsen er det fordelaktig at lagerinnretningen i tilbakekoblingsgrenen er et skiftregister, da det uten særlig påstyring mellomlagrer en på sin inngang forekommende "tilstand"-bitfølge. Et antall lagerplasser i skiftregisteret som motsvarer antallet datastrømmer, gjør det mulig at skiftregisteret ved syklisk sampling av en kanal-tidsluke alltid leverer den sist dannede "tilstands"-bitfølge for en overførings-/kvitteringsprosedyre mellom sender- og mottagerenhet til den annen inngang på koblingsenheten og koblingsenheten således danner en ny "tilstands"-bitfølge som motsvarer den forekommende status for overførings/kvitterings-prosedyren. In the further development of the invention, it is advantageous that the storage device in the feedback branch is a shift register, as it temporarily stores a "state" bit sequence occurring at its input without any particular control. A number of storage locations in the shift register corresponding to the number of data streams makes it possible for the shift register, by cyclic sampling of a channel time slot, to always deliver the most recently formed "state" bit sequence for a transfer/acknowledgement procedure between transmitter and receiver to the second input of the switching unit and the switching unit thus forms a new "state" bit sequence corresponding to the current status of the transfer/acknowledgement procedure.

I ytterligere utførelser av oppfinnelsen kan lagerinnretningen i tilbakekoblingsgrenen være et skrive-lese-minne som medfører den fordel at ved et stort antall kanal-tidsluker, er kostnaden såvel som plassbehovet for et skrive-lese-minne (RAM-minne) flere ganger mindre enn f.eks. et skiftregister med sammen-lignbart mange lagerplasser. In further embodiments of the invention, the storage device in the feedback branch can be a write-read memory which entails the advantage that with a large number of channel time slots, the cost as well as the space required for a write-read memory (RAM memory) is several times less than e.g. a shift register with a comparable number of storage locations.

En videreførende utførelse av oppfinnelsen består i at det er anordnet en kontrollenhet på hvis inngang det has et klokkesignal, slik at kontrollenheten motsvarende antallet kanal-tidsluker genererer et samplingssignal for hver kanal-tidsluke. Dette har ved siden av den fordel at det til de i kanal-tidslukene anordnede kontrolldata i hvert tilfelle genereres et syklisk, synkront samplingssignal, dessuten den ytterligere fordel at ved bruken av bare en kontrollenhet spares det en rekke kontrollenheter og integrasjonen i koblingsanordningen blir dermed uten problemer. A further embodiment of the invention consists in that a control unit is arranged at the input of which there is a clock signal, so that the control unit corresponding to the number of channel time slots generates a sampling signal for each channel time slot. In addition to the advantage that a cyclic, synchronous sampling signal is generated for the control data arranged in the channel time slots in each case, this also has the further advantage that by using only one control unit, a number of control units are saved and the integration in the switching device is thus without problems.

En ytterligere fordelaktig utførelse av oppfinnelsen består i at det er anordnet en utlesningsenhet som består av et utlesningsregister og et utlesningsminne hvis lagrings-behandling kan gjennomføres i FIFO-mode. Dette har den fordel at for den videre behandling kan nødvendige E-bit (kvitteringssignal) trekkes inn i den nettopp forekommende kanal-tidsluke og denne således karakteriseres for en ytterligere behandling. Motsvarende behandlingen av overføringskanalene blir de i driftskanalen markerte "monitor"-data lest ut av den sentralinterne overføringskanal og lagt inn i utlesningsminnet. Minnebehandlingen i FIFO-mode har i den forbindelse den fordel at "monitor"-dataene motsvarende tidsforløpet av behandlingen av overføringskanalen igjen leses ut, slik at den logiske rekkefølge ved videreføringen av "monitor"-dataene beholdes. A further advantageous embodiment of the invention consists in the provision of a readout unit consisting of a readout register and a readout memory whose storage processing can be carried out in FIFO mode. This has the advantage that for the further processing, the necessary E-bit (acknowledgment signal) can be drawn into the just-occurring channel time slot and this is thus characterized for further processing. Corresponding to the processing of the transmission channels, the "monitor" data marked in the operating channel is read out by the central internal transmission channel and entered into the readout memory. The memory processing in FIFO mode has the advantage in this connection that the "monitor" data corresponding to the time course of the processing of the transmission channel is again read out, so that the logical order in the forwarding of the "monitor" data is retained.

Ytterligere trekk ved oppfinnelsen vil nå fremgå av de etterfølgende nærmere forklaringer av utførelseseksempler på koblingsanordningen i henhold til oppfinnelsen og i tilknytning til tegningen. Fig. 1 viser et prinsippdiagram for et telekommunikasjons-anlegg. Fig. 2 viser et blokkdiagram for en koblingsanordning i henhold til oppfinnelsen. Fig. 3a viser en koblingsanordning i henhold til en utførelses-form av oppfinnelsen. Fig. 3b viser en ytterligere utførelsesform av oppfinnelsen. Fig. 4 viser en skjematisk utførelse av en/flere overførings-rammer med en rekke kanal-tidsluker. Fig. 5 viser signalforløpet under en overførings-/kvitterings-prosedyre. Fig. 6 viser en syklisk lasting av et lagerelement med tilstandsvariable. Fig. 1 viser et prinsippdiagram for et telekommunikasjons-anlegg. De til og fra telekommunikasjonsabonnentene Tl,...,Tn gående abonnent-tilkoblingslinjer TL1,...,TLn er på denne figur skjematisk forbundet med en sentralenhet TKS. En rekke av abonnent-tilkoblingslinjene TL1,...,TLn blir ved hjelp av en eller flere kontrollmoduler kombinert til en grensesnitt-komponent TSB som spesielt omfatter abonnent-tilkoblingsenheter Bl,...,Bn. En sentralstyring FSM foretar overførings-/kvitteringsprosedyrer og fører deretter datasignaler Dl,...,Dn som kommer fra en rekke abonnent-tilkoblingskomponenter Bl,...,Bn videre til de etterfølgende sentralinterne komponentenheter, som f.eks. koblingsfeltkomponenter KN. I de forekommende kontrollenheter ST er det anordnet mikroprosessorer CP for styring av datasignalene Dl,...,Dn i sentralenheten TKS. Fig. 2 viser skjematisk og i et for forståelsen av oppfinnelsen nødvendig omfang sekvensstyringen FSM, som kan være en del av en omfattende koblingsanordning TKS. Sekvensstyringen FSM er hovedsakelig sammensatt av en koblingsenhet KL, en utlesningsenhet samt en i en tilbakekoblingsgren RKZ anordnet minneinnretning SR. Koblingsenheten KL får til en første inngang ED tilført en datastrøm Dn. Denne datastrøm Dn blir dannet av en rekke på utgangen av abonnent-tilkoblingsenhetene Bl,...,Bn forekommende datasignaler Dl,...,Dn. Disse data- Further features of the invention will now be apparent from the subsequent detailed explanations of examples of execution of the coupling device according to the invention and in connection with the drawing. Fig. 1 shows a principle diagram for a telecommunications system. Fig. 2 shows a block diagram for a coupling device according to the invention. Fig. 3a shows a coupling device according to an embodiment of the invention. Fig. 3b shows a further embodiment of the invention. Fig. 4 shows a schematic design of one/several transmission frames with a number of channel time slots. Fig. 5 shows the signal sequence during a transmission/acknowledgment procedure. Fig. 6 shows a cyclic loading of a storage element with state variables. Fig. 1 shows a principle diagram for a telecommunications system. In this figure, the subscriber connection lines TL1,...,TLn going to and from the telecommunications subscribers Tl,...,Tn are schematically connected to a central unit TKS. A number of the subscriber connection lines TL1,...,TLn are combined by means of one or more control modules into an interface component TSB which in particular comprises subscriber connection units Bl,...,Bn. A central control FSM carries out transmission/acknowledgment procedures and then passes data signals Dl,...,Dn coming from a number of subscriber connection components Bl,...,Bn on to the subsequent central internal component units, such as e.g. switch field components KN. In the existing control units ST, microprocessors CP are arranged for controlling the data signals Dl,...,Dn in the central unit TKS. Fig. 2 shows schematically and to an extent necessary for the understanding of the invention the sequence control FSM, which can be part of an extensive switching device TKS. The sequence control FSM is mainly composed of a switching unit KL, a readout unit and a memory device SR arranged in a feedback branch RKZ. The switching unit KL receives a data stream Dn supplied to a first input ED. This data stream Dn is formed by a series of data signals Dl,...,Dn occurring at the output of the subscriber connection units Bl,...,Bn. These data-

signaler Dl,...,Dn blir over en eller flere tidsmultipleks-innretninger MUX kombinert til en eller flere overføringsrammer UEl,...,UEm, hver med en rekke kanal-tidsluker Rl,...,Rn. På en gitt kanal-tidsluke kan det på en utgang AE på koblingsenheten KL etter koblingsinterne behandlingsprosedyrer has et kvitteringssignal E samt et overtagelsessignal M for monitor-data hos en kanal-tidsluke. På koblingsutgangene til utlesningsenheten A i sekvensstyringen FSM kan for det første "monitordataene" til driftskanalen og for det andre kvitteringssignalet E videreføres til etterordnede koblingsenheter. En annen utgang AD på koblingsenheten KL blir over en i en tilbakekoblingsgren RKZ anordnet minneinnretning SR forbundet med inngangen ER på koblingsenheten KL. Ytterligere has den på første inngang ED forekommende datastrøm likeledes på utlesningsenheten A. signals Dl,...,Dn are combined over one or more time multiplex devices MUX into one or more transmission frames UEl,...,UEm, each with a number of channel time slots Rl,...,Rn. On a given channel time slot, an acknowledgment signal E and a takeover signal M for monitor data in a channel time slot can be on an output AE on the switching unit KL after switching internal processing procedures. On the switching outputs of the readout unit A in the sequence control FSM, firstly the "monitor data" of the operating channel and secondly the acknowledgment signal E can be forwarded to downstream switching units. Another output AD on the switching unit KL is connected via a memory device SR arranged in a feedback branch RKZ to the input ER on the switching unit KL. In addition, the data stream occurring on the first input ED is also sent to the readout unit A.

Fig. 3a viser en foretrukket utførelsesform av koblingsanordningen FSM i henhold til en utførelsesform av oppfinnelsen. På inngangssiden blir koblingsanordningen FSM i overleverings-punktene PDn og PTR pådratt med tidsmultiplekssignalet Dn samt et i sentralenheten TKS til rådighet stående klokkesignal TR. Klokkesignalet TR blir videreført til en kontrollenhet SE, til utlesningsenheten A samt til minneelementet SR. Kontrollenheten SE, en 1-til-n-teller, genererer motsvarende de på inngangen ED av koblingsenheten KL forekommende kanal-tidsluker til datastrømmen Dn et "samplingssignal" EN (se fig. 4, linje 2). Samplingssignalet EN has såvel på en ytterligere inngang EEC av koblingsenheten KL som også på minneelementet SR. Utlesningsenheten A er delt i en utlesningsregister AR og et utlesningsminne SMS. Et av koblingsenheten KL genererte over-leveringssignal M blir levert videre over utlesningsregisteret AR til styring av utlesningsminnet SMS, hvis minnebehandling gjennomføres i henhold til FIFO-prinsippet. Via overtagelsessignalet blir i hvert tilfelle monitordataene i en kanal-tidsluke Rmn overtatt av utlesningsminnet SMS. Minneelementet SR er på det i fig. 3a viste utførelseseksempel av oppfinnelsen utført som et skiftregister R med et antall av m<*>n lagerplasser. Dette tall følger av antallet n av kanal-tidsluker Rn for hver overføringsramme multiplisert med antallet m av overføringsrammene UEm (se også fig. 4). Fig. 3a shows a preferred embodiment of the coupling device FSM according to an embodiment of the invention. On the input side, the switching device FSM in the handover points PDn and PTR is charged with the time multiplex signal Dn and a clock signal TR available in the central unit TKS. The clock signal TR is passed on to a control unit SE, to the readout unit A and to the memory element SR. The control unit SE, a 1-to-n counter, generates a "sampling signal" EN corresponding to the channel time slots occurring on the input ED of the switching unit KL to the data stream Dn (see Fig. 4, line 2). The sampling signal EN is present both on a further input EEC of the switching unit KL and also on the memory element SR. The readout unit A is divided into a readout register AR and a readout memory SMS. An over-delivery signal M generated by the switching unit KL is delivered further via the readout register AR to control the readout memory SMS, whose memory processing is carried out according to the FIFO principle. Via the takeover signal, the monitor data in a channel time slot Rmn is taken over by the readout memory SMS in each case. The memory element SR is on that in fig. 3a showed an embodiment of the invention implemented as a shift register R with a number of m<*>n storage locations. This number follows from the number n of channel time slots Rn for each transmission frame multiplied by the number m of the transmission frames UEm (see also Fig. 4).

I det på fig. 4 utførte eksempel fås det av et antall på 3 2 kanal-tidsluker og av 3 overføringsrammer et lagringsomfang m<*>n på 32<*>3 lagerplasser. Pr. kanaltidsluke Rmn blir en på den annen utgang AD av koblingsanordningen KL forekommende "tilstands"-bitfølge ZB, som karakteriserer overføringstil-standen i forekommende kanal-tidsluke, lest inn i en for kanal-tidsluken Rmn tilordnet lagerplass RSmn i skiftregisteret SR. Som på fig. 3a ved den antydede innramming av lagerelementet SR kan det istedenfor skiftregisteret R også være anordnet andre minneelementer, som f.eks. et skrive-lese-minne RAM (se fig. 3b) . Fig. 3b viser en ytterligere utførelse av oppfinnelsen. Lagringen av "tilstands"-bitfølgen ZB skjer ved denne utførel-sesvariant ved hjelp av et adressestyrt skrive-lese-minne RAM. Adressen til lagercellen RSmn motsvarer den på den første inngang ED av koblingsenheten KL forekommende kanal-tidsluke Rmn. Likeledes som skiftregisteret SR (fig. 3a) blir adresse-telleren ADR på inngangen CLK og skrive-lese-minnet RAM på inngangen WRITE tilført det i sentralenheten TKS til rådighet stående klokkesignal TR. En datainngang DIN på skrive-lese-minnet RAM får tilført den på den annen utgang AD av koblingsenheten KL forekommende "tilstands"-bitfølge ZB. En datautgang DOUT på skrive-lese-minnet RAM er forbundet med den annen datainngang ER på koblingsenheten KL. Fig. 4 viser skjematisk en utførelse av en/flere overførings-rammer UEl,...,UEm med kanal-tidsluker Rml,...,Rmn. En kanal-tidsluke Rmn har i den forbindelse følgende struktur: to talekanaler Bl, B2, en driftskanal med "monitordata" for sentralsystemet TKS, en D-kanal til signalering, kanaler for data C/I (Control/Indicate) for abonnent-tilkoblingskomponenten samt data A/E (anmodnings-/kvitteringsbit) til styring av driftskanalens monitordata. Den i beskrivelsen til fig. 3a omtalte signalfølge EN er på fig. 4 vist med hensyn til kanal- tidslukene Rml,...,Rm32 til overføringsrammene UEl,...,UEm. Samplingssignalet EN er synkront til den i kanal-tidsluken Ririn reserverte plass for et anmodningssignal eller kallesignal A-Bit. Ved hjelp av samplingssignalet EN blir et anmodningssignal A som antyder et dataoverføringsforløp, samplet. Blir et i kanal-tidsluken Rmn plassert anmodningssignal A registrert av koblingsenheten KL, så blir det av koblingsenheten KL generert et kvitteringssignal E samt et signal M som anmoder/lagrer monitordata. Er det ikke innstilt noe anmodningssignal A i en kanal-tidsluke Rmn, så blir det av koblingsenheten KL hverken generert et kvitteringssignal E eller et signal M som anmoder om monitordata. In that in fig. 4 executed example, from a number of 3 2 channel time slots and from 3 transmission frames, a storage volume m<*>n of 32<*>3 storage locations is obtained. Per channel timeslot Rmn, a "state" bit sequence ZB occurring on the other output AD of the switching device KL, which characterizes the transmission state in the occurring channel timeslot, is read into a storage location RSmn assigned for the channel timeslot Rmn in the shift register SR. As in fig. 3a in the indicated framing of the storage element SR, instead of the shift register R, other memory elements can also be arranged, such as e.g. a write-read-memory RAM (see fig. 3b) . Fig. 3b shows a further embodiment of the invention. The storage of the "state" bit sequence ZB takes place in this embodiment by means of an address-controlled read-write memory RAM. The address of the storage cell RSmn corresponds to the channel time slot Rmn occurring on the first input ED of the switching unit KL. Similarly to the shift register SR (fig. 3a), the address counter ADR on the input CLK and the write-read memory RAM on the input WRITE are supplied to the clock signal TR available in the central unit TKS. A data input DIN on the write-read memory RAM receives the "state" bit sequence ZB occurring on the second output AD of the switching unit KL. A data output DOUT on the read-write memory RAM is connected to the other data input ER on the switching unit KL. Fig. 4 schematically shows an embodiment of one/several transmission frames UEl,...,UEm with channel time slots Rml,.. .,Rmn. A channel time slot Rmn has the following structure: two speech channels Bl, B2, an operating channel with "monitor data" for the central system TKS, a D channel for signaling, channels for data C/I (Control/Indicate) for the subscriber connection component as well as data A/E (request/acknowledgment bit) for controlling the operating channel's monitor data. The one in the description of fig. 3a mentioned signal sequence EN is in fig. 4 shown with respect to the channel time slots Rml,...,Rm32 of the transmission frames UEl,...,UEm. The sampling signal EN is synchronous to the space reserved in the channel time slot Ririn for a request signal or call signal A-Bit. With the aid of the sampling signal EN, a request signal A indicating a data transfer progress is sampled. If a request signal A placed in the channel time slot Rmn is registered by the switching unit KL, then an acknowledgment signal E and a signal M which requests/stores monitor data is generated by the switching unit KL. If no request signal A is set in a channel time slot Rmn, then neither an acknowledgment signal E nor a signal M requesting monitor data is generated by the switching unit KL.

Fig. 5 skisserer skjematisk signalforløpene til en anmodningsbit A (linje l, øverste linje) en kvitteringsbit E (linje 2), et overtagelsessignal M (linje 3) samt den på annen utgang av koblingsanordningen KL forekommende "tilstands"-bitfølge ZB under overføringen av en datastrøm Dn i en syklisk opptredende kanal-tidsluke Rmn. Fig. 5 schematically outlines the signal sequences of a request bit A (line 1, top line) an acknowledgment bit E (line 2), a takeover signal M (line 3) as well as the "state" bit sequence ZB occurring on another output of the switching device KL during the transmission of a data stream Dn in a cyclically occurring channel time slot Rmn.

I tidsintervallene to-tl, tl-t2, ..., t9-tl0 fås det som beskrevet nedenfor, følgende signaleringstilstander ved de data som skal overføres innenfor en kanal-tidsluke Rmn: In the time intervals to-tl, tl-t2, ..., t9-tl0, as described below, the following signaling states are obtained for the data to be transmitted within a channel time slot Rmn:

Tidsintervall to-tl: Time interval Monday-Thursday:

I det betraktede kanal-tidsluke Rmn blir det ikke overført noen data på tidspunktet to. Følgelig er det ikke innstilt noen anmodningsbit, kvitteringsbit E og ikke noe overtagelsessignal M for monitordata. På utgangen av det av koblingsenheten KL has en "tilstands"-bitfølge ZB 000. In the considered channel time slot Rmn, no data is transmitted at time two. Consequently, no request bit, acknowledgment bit E and no takeover signal M for monitor data are set. At the output of the switching unit KL there is a "state" bit sequence ZB 000.

Tidsintervallene tl-t2, t2-t3: The time intervals tl-t2, t2-t3:

I kanal-tidsluken Rmn blir det på tidspunktet ti innstilt en anmodningsbit A. Signalfølgene E, M og ZB forandrer ikke sin tilstand. Til tidspunktet t2 blir det på grunn av anmodningsbiten satt en kvitteringsbit E. Med innstillingen av kvitteringsbiten E blir overtagelsessignalet M innstilt, slik at monitordataene til kanal-tidsluken Rmn mellomlagres i et utlesningsminne SMS som er anordnet i utlesningenheten A. Som tilstandsbitfølge ZB blir i koblingsenheten KL "tilstands"-bitfølgen ZB 001 generert. In the channel time slot Rmn, a request bit A is set at time ten. The signal sequences E, M and ZB do not change their state. At time t2, due to the request bit, an acknowledgment bit E is set. With the setting of the acknowledgment bit E, the takeover signal M is set, so that the monitor data of the channel time slot Rmn is buffered in a readout memory SMS which is arranged in the readout unit A. As state bit sequence ZB, the "state" bit sequence ZB 001 is generated in the switching unit KL.

Tidsintervallet t3-t4: The time interval t3-t4:

På tidspunktet t3 blir anmodningsbiten A i kanal-tidsluken Rmn tatt tilbake. Kvitteringsbiten E forblir innstilt under tidsintervallet. At time t3, the request bit A in the channel timeslot Rmn is taken back. The acknowledgment bit E remains set during the time interval.

Som "tilstands"-bitfølge blir bitfølge 010 avgitt fra koblingsenheten KL og til minneelementet R for mellomlagring. As "state" bit sequence, bit sequence 010 is issued from the switching unit KL and to the memory element R for intermediate storage.

Tidsintervall t4-t7: Time interval t4-t7:

På tidspunktet t4 skjer det en ny innstilling av anmodningsbiten A. Betinget av overføringsprosedyrene blir kvitteringsbiten E trukket tilbake på tidspunktet t5 og samtidig skjer det en ny innstilling av kvitteringsbiten E på tidspunktet t6. Under tidsintervallet t6-t7 skjer innstillingen av overtagelsessignalet M. "Tilstands"-bitfølgene er i intervallene t4-t5: 011, t5-t6: 100 og i intervallet t5-t6: 001. At time t4, a new setting of the request bit A occurs. Depending on the transfer procedures, the acknowledgment bit E is withdrawn at time t5 and at the same time a new setting of the acknowledgment bit E occurs at time t6. During the time interval t6-t7, the setting of the takeover signal M takes place. The "state" bit sequences are in the intervals t4-t5: 011, t5-t6: 100 and in the interval t5-t6: 001.

Tidsintervall t7-tld: Time interval t7-tld:

Etter at det i tidsintervallene t7-t8 og t8-t9 ikke skjer noen ny innstilling av anmodningssignalet A i kanal-tidsluken Rmn, blir slutten på dataoverføringen registrert i kanal-tidsluken Rmn og av koblingsenheten KL markert ved en "tilstands"-bitfølge 101. Fig. 6 viser skjematisk en syklisk lasting av lagerelementene RSml, ...,RSm32 med "tilstands"-bitfølgen ZB. For tydelighets skyld er antallet av lagerelementer RS begrenset til 32 lagerplasser. På tidspunktet tm er for eksempel "tilstands"-bitfølgen ZB 000 mellomlagret i lagerplassen RSm32, lagerplassen RSm er belagt med "tilstands"-bitfølgen 011. På tidspunktet tm+1 blir den annen inngang ER på koblingsenheten KL tilført "tilstands"-bitfølgen 000 fra minneregisteret RSm32. På grunn av den pa første inngang ED på koblingsenheten KL syklisk forekommende kanal-tidsluke Rmn (f.eks. kanal-tidsluke1) og den tilhørende "tilstands"-bitfølge ZB på-den annen inngang ER av koblingsenheten KL, danner koblingsenheten KL en fornyet "tilstands"-bitfølge ZB 001. Denne "tilstands"-bitfølge ZB, som hører til kanal-tidsluke 1, blir plassert i lagerplassRSml. Etter en periode på 31 kanal-tidsluker (tredje delfigur (tm+31)) befinner "tilstands"-bitfølgen seg i lagerelement RSm32 i skiftregisteret R. På tidspunktet (tm+32) blir "til-stands"-bitfølgen ZB igjen lest inn i koblingsenheten KL og en ny "tilstands"-bitfølge ZB som er tilpasset overføringstil-standen til de i kanal-tidsluke 1 overførte data, genereres. Denne overføringstilstanden blir deretter mellomlagret i en ny<n>tilstands"-bitfølge på lagerplassen RSml. After in the time intervals t7-t8 and t8-t9 no new setting of the request signal A occurs in the channel time slot Rmn, the end of the data transfer is registered in the channel time slot Rmn and marked by the switching unit KL by a "state" bit sequence 101. Fig. 6 schematically shows a cyclic loading of the storage elements RSm1, ..., RSm32 with the "state" bit sequence ZB. For the sake of clarity, the number of storage elements RS is limited to 32 storage spaces. At time tm, for example, the "state" bit sequence ZB 000 is buffered in the storage location RSm32, the storage location RSm is covered with the "state" bit sequence 011. At time tm+1, the second input ER of the switching unit KL is supplied with the "state" bit sequence 000 from memory register RSm32. Due to the cyclically occurring channel time slot Rmn (e.g. channel time slot1) on the first input ED of the switching unit KL and the corresponding "state" bit sequence ZB on the second input ER of the switching unit KL, the switching unit KL forms a renewed "state" bit sequence ZB 001. This "state" bit sequence ZB, which belongs to channel time slot 1, is placed in storage space RSml. After a period of 31 channel time slots (third partial figure (tm+31)) the "state" bit sequence is located in storage element RSm32 in the shift register R. At time (tm+32) the "state" bit sequence ZB is read in again in the switching unit KL and a new "state" bit sequence ZB which is adapted to the transmission state of the data transmitted in channel time slot 1 is generated. This transfer state is then buffered in a new<n>state" bit sequence in the storage location RSml.

Claims

1. Switching device (FSM) for processing data signals, with a first switching unit (KLI) which has a first and a second input (ED or ER) as well as the first and a second output (AE or AD), where the first input (ED) can be supplied with a data stream (Dn) and where the second input (ER) over a feedback path (RKZ) containing a memory unit (SR) is connected to the second output (AD) and can be supplied with a state bit sequence (ZB), characterized in that the first input (ED) on the switching unit (KL) can be supplied from a number of data sources (Bl, ..., Bn) emitted and via one or more time multiplex devices (MUX) to one or several transmission frames (UE1, ...,UEm) with respectively a number of channel time slots (RI, ..., Rn) combined data signals (Dl, ..., Dn), and that the memory device arranged in the feedback branch (RKZ) ( SR) has a number of storage locations (RSmn) that is at least as large as the product of the number (m) of transmission frames (UE1, ..., UEm) and the number (n) of channel time slots (RI, ..., Rn) for a transfer frame (UEm), so that the memory device (SR) is able to buffer all during the duration of a transfer frame cycle on the second output (AD) of the switching device (KL) the appearing state bit sequence (ZB).

2. Switching device according to claim 1, characterized in that the memory device (SR) in the feedback branch (RKZ) is a shift register (R).

3. Switching device according to claim 1, characterized in that the memory device (SR) in the feedback branch (RKZ) is a write-read memory (RAM).

4. Switching device according to claim 1, characterized in that a control unit (SE) is arranged, on the input of which there is a clock signal (TR), so that the control unit (SE) corresponds to the number of channel time slots (Rml, ..., Rmn) generates a sampling signal (EN1, ..., ENn).

5. Connection device according to claim 1, characterized in that a release unit (A) is arranged which consists of a readout register (AR) and a readout memory (SMS), whose stock processing can be carried out in FIFO mode.

6. Switching device according to claim 1, characterized in that the switching unit (KL) is formed by combinatorial logic elements.

7. Switching device according to one of the preceding claims, characterized in that the switching unit (KL) with the sampling signal (EN1, ..., ENn) occurring on a further input (EEC) in each case samples an in-channel the time slot (Rml, ..., Rmn) set bit (A) that characterizes a transmission sequence, and with registration of the set characterizing bit (A) emits an acknowledgment signal (E) and enters monitor data (M) for the occurring channel time slot ( RMn) in the readout memory (SMS) in the readout unit (A) and delivers a state characterizing a transfer procedure with a bit sequence (ZB) for each channel time slot (Rml, RMn) to its second output (AD).