NO300520B1

NO300520B1 - Digital echo compensator test device

Info

Publication number: NO300520B1
Application number: NO883128A
Authority: NO
Inventors: Dirsko Von Pfeil; Frank Kuhn
Original assignee: Siemens Ag
Priority date: 1987-07-16
Filing date: 1988-07-13
Publication date: 1997-06-09
Also published as: AU584020B2; NO883128L; ATE83344T1; JPH0748680B2; ES2037147T3; NO883128D0; AU1911188A; DE3876523D1; GR3007224T3; EP0300352A1; EP0300352B1; JPS6436226A

Abstract

The test apparatus (14) contains an amplitude generator (17), which generates 7-bit amplitude values for the transmission path input and the receiving path of the echo canceller (2). A quasi-random generator (16) supplies random sign bits to these values, and a delay component (15) simulates a transit delay. An amplitude value monitoring device (18) checks whether the amplitude value at the transmission path output has decayed to a residual value after a defined period from the time when the 7-bit amplitude values were applied. This test apparatus is used to test echo cancellers in international gateway exchanges. <IMAGE>

Description

Oppfinnelsen angår en testinnretning for digitale ekkokompensatorer med transversalfilter, i henhold til innledningen av krav 1. The invention relates to a test device for digital echo compensators with transverse filter, according to the preamble of claim 1.

Ekkokompensatorer blir benyttet i internasjonale hovedsentraler ved grensesnittene mellom en internasjonal fjernledning av stor lengde -som en sjøkabel- eller satellittforbindelse og en nasjonal linje, den såkalte sluttekkovei som munner ut i en firetråds-totrådsovergang i form av en gaffel og en tilkoblet totrådsledning. Echo compensators are used in international main exchanges at the interfaces between an international long-distance line - such as a submarine cable or satellite connection - and a national line, the so-called final echo road which ends in a four-wire-two-wire transition in the form of a fork and a connected two-wire line.

Ekkokompensatorer inneholder et styrbart, adaptivt transversalfilter med en rekke koeffisienter til simulering av ekkoveien, se telcom Report, 9 (1986), hefte 6, sidene 352-357. Echo compensators contain a controllable, adaptive transverse filter with a number of coefficients for simulating the echo path, see telcom Report, 9 (1986), issue 6, pages 352-357.

I NTC 1979 Conference Record bind 3, IEEE Catalog No. 79 CH1514-9, sidene 48.51-48.5.5 er det beskrevet en testanordning for ekkokompensatorer med restekkobegrenser, ved hvilken det såvel i mottaksveien som også i sendeveiinngangen i hvert tilfelle mates inn et støysignal. På sendeveiutgangen, må nivået etter et definert tidsrom være sunket til under In NTC 1979 Conference Record Volume 3, IEEE Catalog No. 79 CH1514-9, pages 48.51-48.5.5, a test device for echo compensators with residual echo limiters is described, whereby a noise signal is fed into the receiving path as well as the transmitting path input in each case. At the transmission path output, the level must have dropped below a defined period of time

-4 0 dBmo. -4 0 dBmo.

Hensikten med oppfinnelsen er å angi en enkel testinnretning for en ekkokompensator med et slikt transversalfilter. The purpose of the invention is to specify a simple test device for an echo compensator with such a transverse filter.

Denne hensikt oppnås med en testinnretning i henhold til oppfinnelsen som er kjennetegnet ved at det er anordnet en amplitydegenerator hvis 7-bit-sendevei-amplitydeverdier kun legges på sendeveiinngangs-tilkoblingen som kan tilkobles sendeveiinngangen på ekkokompensatoren og hvis 7-bits-mottaksveiamplitydeverdier kan legges på mottaksvei-tilkoblingen som kan tilkobles mottaksveien, en kvasislumpgenerator til generering av slumpmessige fortegn med en periode som velges større enn den maksimalt reproduserbare forsinkelse og hvis utgang via et forsinkelsesledd er forbundet med sendeveiinngangs-tilkoblingen og direkte med mottaksvei-tilkoblingen, samt en amplitydeverdiovervåkingsinnretning for å teste om amplitydeverdien på sendeveiutgangstilkoblingen, etter pålegging av amplitydeverdiene, er falt til en restverdi etter et forhåndsgitt tidsrom, i overenstemmelse med egenskapene til ekkokompensatoren eller -kompensatorene . This purpose is achieved with a test device according to the invention which is characterized by the fact that an amplitude generator is arranged whose 7-bit transmission path amplitude values are only applied to the transmission path input connection which can be connected to the transmission path input of the echo compensator and whose 7-bit reception path amplitude values can be applied to the receive path connection which can be connected to the receive path, a quasi-random generator for generating random signs with a period chosen greater than the maximum reproducible delay and whose output is connected via a delay stage to the transmit path input connection and directly to the receive path connection, and an amplitude value monitoring device for test whether the amplitude value of the transmission path output connection, after imposing the amplitude values, has fallen to a residual value after a predetermined period of time, in accordance with the characteristics of the echo compensator or compensators.

For å sikre at ekkokompensatoren 2 f.eks. virker for fire talekarraler, er en testing med utelukkende ett ref leks jonssted nødvendig, da den tilsvarende koeffisient og også hver nyverdi X skrives resp. leses suksessivt i hver adresse i koeffisientlageret resp. forsinkelseslageret og dermed er alle adresser i skrive-lese-lageret RAM kontrollert. To ensure that the echo compensator 2 e.g. works for four speech corrals, a test with only one reflex ion site is necessary, as the corresponding coefficient and also each new value X is written resp. are read successively in each address in the coefficient storage resp. the delay storage and thus all addresses in the write-read storage RAM are controlled.

For tilkoblingen av testinnretningen er det fordelaktig når det i sendeveien foran inngangen på ekkokompensatoren er anordnet en første omkobler, i sendeveien etter utgangen på ekkokompensatoren en annen omkobler og i mottaksveien foran inngangen på ekkokompensatoren en tredje omkobler av en slik art at det kan kobles om fra overføring tii testing. For the connection of the test device, it is advantageous when a first switch is arranged in the transmission path in front of the entrance to the echo compensator, in the transmission path after the output of the echo compensator a second switch and in the reception path in front of the entrance to the echo compensator a third switch of such a nature that it can be switched from transfer tii testing.

Testinnretningen kan være et eget apparat, men testinnretningen til ekkokompensatoren eller ekkokompensatorene og omkoblerne kan også være integrert. Som omkoblere er her elektroniske omkoblere hensiktsmessige. The test device can be a separate device, but the test device for the echo compensator or the echo compensators and switches can also be integrated. As switches, electronic switches are suitable here.

Amplitydegeneratoren kan på fordelaktig måte være realisert som prosessor. The amplitude generator can advantageously be realized as a processor.

Fig. la viser et overføringssystem med ekkokompensator i Fig. la shows a transmission system with echo compensator i

henhold til teknikkens stand, according to the state of the art,

fig. lb viser testinnretningen i henhold til oppfinnelsen, fig. lb shows the test device according to the invention,

idet den blir behandlet til slutt, as it is finally processed,

fig. 2 viser et transversalfilter, fig. 2 shows a transversal filter,

fig. 3 viser tidsforløpet ved beregning av koeffisientene fig. 3 shows the time course when calculating the coefficients

i transversalfilteret på fig. 2, in the transversal filter in fig. 2,

fig. 4 viser et forsinkelsesledd, fig. 4 shows a delay section,

fig. 5 viser en kvasislumpgenerator, fig. 5 shows a quasi-random generator,

fig. 6 viser en prosessor. fig. 6 shows a processor.

Fig. la viser overføringssystemet i henhold til teknikkens stand med PCM-systemer 1 og 3, en ekkokompensator 2, en sendevei 4 og en mottaksvei 5. I ekkokompensatoren 2 er dennes hovedelementer, en subtraksjonskrets 9 og et transversalfilter 10 vist. Omkoblerne 6, 7 og 8 befinner seg i koblingsstilling for normal drift, den andre koblingsstilling muliggjør en testing av ekkokompensatoren 2. Til venstre for PCM-systemet 1 befinner det seg en nærabonnent, til høyre for PCM-systemet 3 en fjernabonnent. Fig. la shows the transmission system according to the state of the art with PCM systems 1 and 3, an echo compensator 2, a transmission path 4 and a reception path 5. In the echo compensator 2, its main elements, a subtraction circuit 9 and a transversal filter 10 are shown. The switches 6, 7 and 8 are in the switching position for normal operation, the other switching position enables a test of the echo compensator 2. To the left of the PCM system 1 there is a close subscriber, to the right of the PCM system 3 a remote subscriber.

Adskiller gaffelen ikke frem- og tilbakeveien fullstendig, så oppstår ekkoer betinget av signalets forsinkelse. Fra sende-stedet når et talesignal etter forsinkelsestiden via frem- og tilbakeveien dempet tilbake til taleren. If the fork does not separate the forward and return path completely, then echoes occur due to the delay of the signal. From the sending location, a voice signal reaches the speaker after the delay time via the return path, attenuated.

Taleekkokompensatorer inneholder et adaptivt transversalfilter med ca. 400 koeffisienter for å reprodusere sluttekkoveien. Skal alle koeffisienter testes, er det nødvendig med en kostbar testinnretning som kan simulere alle mulige refleksjonssteder. Speech echo compensators contain an adaptive transversal filter with approx. 400 coefficients to reproduce the final echo path. If all coefficients are to be tested, an expensive test device is required which can simulate all possible reflection points.

Fig. 2 viser et transversalfilter. Det omfatter en akkumulator 22 med en tilbakestillingsinngang 25, en prosesstyring 35 med en inngang 3 3 for en systemtakt T2 og en inngang 3 4 for en takt Tl, en startadresseteller 38, adressetellere 37 og 39, et forsinkelseslager 48, en forsterker 49, en flankestyrt D-flipflop 51 og en talekontrollkrets 52. Fig. 2 shows a transversal filter. It comprises an accumulator 22 with a reset input 25, a process controller 35 with an input 3 3 for a system clock T2 and an input 3 4 for a clock Tl, a start address counter 38, address counters 37 and 39, a delay store 48, an amplifier 49, a edge controlled D flip-flop 51 and a speech control circuit 52.

Akkumulatoren 22 omfatter en flankestyrt D-flipflop 3 og en adderer 24. The accumulator 22 comprises an edge-controlled D flip-flop 3 and an adder 24.

Beregningselementet 53 omfatter en multiplikator 26, koeffisientlagre 29 og 30, forsterkere 31 og 32, flankestyrte D-flipflopper 27, 28, 41, 43, 44, 45, 46 og 50, en adderer 42 og en korrelator 47. Denne anordning viser i detalj trans-versalf ilteret 10 på fig. la. The calculation element 53 comprises a multiplier 26, coefficient stores 29 and 30, amplifiers 31 and 32, edge-controlled D flip-flops 27, 28, 41, 43, 44, 45, 46 and 50, an adder 42 and a correlator 47. This device shows in detail the trans-versal filter 10 in fig. let.

En digital nyverdi X som ankommer på mottaksveien 5 tilføres via en inngang 13 og forsterker 49 forsinkelseslageret 48. Samtidig blir et fra utgangen på subtraksjonsleddet 9 stammende feilsignal F mottatt på inngangen 12. På grunn av disse signaler innstiller koeffisientene seg selvstendig i beregningselementet 53 på en slik måte at det på en utgang 11 opptredende akkumuleringsresultat Y er mest mulig lik det signal som has på sendeveien 4. Den av subtrahereren 9 dannede differanse av de to signaler blir minst mulig. A digital new value X that arrives on the receiving path 5 is supplied via an input 13 and amplifies 49 the delay layer 48. At the same time, an error signal F originating from the output of the subtraction link 9 is received at the input 12. Because of these signals, the coefficients adjust themselves independently in the calculation element 53 to a in such a way that the accumulation result Y appearing on an output 11 is as similar as possible to the signal on the transmission path 4. The difference between the two signals formed by the subtractor 9 is as small as possible.

Prosesstyringen 3 5 blir startet med systemtakten T2 på inngangen 33. Den kjører med takten Tl på inngangen 34, i likhet med adressetellerne 37 og 39 og de flankéstyrte D-flipflopper 23, 27, 28, 41, 43, 44, 45, 46, 50 og 51. En med bakflanken svitsjet systemtakt "T2 driver startadressetelleren 38 som avleverer startadressene SAK til adressetelleren 37 og startadressene SAV til adressetelleren 39. The process control 35 is started with the system clock T2 on the input 33. It runs with the clock Tl on the input 34, like the address counters 37 and 39 and the edge-controlled D flip-flops 23, 27, 28, 41, 43, 44, 45, 46, 50 and 51. A trailing edge switched system clock "T2 drives the start address counter 38 which delivers the start addresses SAK to the address counter 37 and the start addresses SAV to the address counter 39.

Prosesstyringen 35 leverer signaler OE .. (Output Enable) til koblingselementene ved hvilke to utganger kobles sammen. Dessuten genereres skriveimpulser WE .. (Write Enable) og et lastesignal L for en lasting av adressetellerne 37 og 39 med en startadresse. The process controller 35 delivers signals OE .. (Output Enable) to the switching elements by which two outputs are connected together. In addition, write impulses WE .. (Write Enable) and a load signal L are generated for loading the address counters 37 and 39 with a start address.

På fig. 3 er tidsforløpet for beregningen i transversalfilteret 10 på fig. 2 vist. Det skal antas at i den etterfølgende redegjørelse er først prosesstyringen 35, utgangstrinnet på koeffisientlageret 30, en flankestyrt D-flipflop 27 og forsterkeren 32 koblet ledende og at koeffisientlageret 29 får en skrivetakt. In fig. 3 is the time course for the calculation in the transversal filter 10 in fig. 2 shown. It shall be assumed that in the following explanation the process control 35, the output stage of the coefficient storage 30, an edge-controlled D-flip-flop 27 and the amplifier 32 are first connected conductively and that the coefficient storage 29 receives a write cycle.

Fig. 3 viser i første linje en tidsfølge av adresser A30 (resp. A29) for koeffisientlageret 30 (resp. 29). Kort før det første adressebytte blir ved hjelp av en lesetakt LT, som er vist i annen linje, dataene fra adressen Ax tidsforskjøvet mottatt i den flankéstyrte D-flipflop 27 (resp. 28), slik som tredje linje for de tilhørende data D27 (resp. D28) viser. I den forbindelse er periodelengden den maksimalt mulige adresse-aksesstid. Fra den flankéstyrte D-flipflop 27 (resp. 28) løper dataene D27 (resp. D28) - når den på fig. 2 strekpunktert viste ledning forekommer - til korrelatoren 47 hvis virksomhet er antydet ved den fjerde linje og til den flankéstyrte D-flipflop 43, som den femte linje viser. Den maksimalt mulige forsinkelse ved korrelatoren 47 utgjør en annen periodelengde. Ved slutten av neste lesetakt LT blir dataene D44 mottatt av den flankéstyrte D-flipflop 44 og tidsmessig riktig addert med dataene 43 fra den. flankéstyrte D-flipflop 43 pga. den anordnede forsinkelse og tilført den flankéstyrte D-flipflop 41 i henhold til linje 7. Linje 6 viser arbeidstiden for addereren 42. For skriving i koeffisientlageret 30 blir det benyttet en tredje periodelengde. Dette skjer i linje 1, men da imidlertid ikke igjen ved adressen Ax, men ved adressen Ax+3. Denne tredobbelte forskyvning av lese- og skriveadresse krever at ved hver begynnelse av en beregningssyklus, må adressene hver være forskjøvet med tre verdier for at hver koeffisient skal kunne beregnes med tidsmessig konstant avstand fra begynnelsen. Linje 8 viser skriveimpulsen for koeffisientlageret 29 (resp. 30) Fig. 3 shows in the first line a time sequence of addresses A30 (resp. A29) for the coefficient storage 30 (resp. 29). Shortly before the first address change, by means of a read clock LT, which is shown in the second line, the data from the address Ax is time-shifted received in the edge-controlled D-flip-flop 27 (resp. 28), such as the third line for the associated data D27 (resp. .D28) shows. In this connection, the period length is the maximum possible address access time. From the edge-controlled D-flip-flop 27 (resp. 28) runs the data D27 (resp. D28) - when it in fig. 2 line shown in dotted line occurs - to the correlator 47 whose operation is indicated by the fourth line and to the edge-controlled D-flip-flop 43, which the fifth line shows. The maximum possible delay at the correlator 47 constitutes another period length. At the end of the next read cycle LT, the data D44 is received by the edge-controlled D-flip-flop 44 and temporally correctly added with the data 43 from it. flank-controlled D-flip-flop 43 due to the arranged delay and supplied to the edge-controlled D-flip-flop 41 according to line 7. Line 6 shows the working time of the adder 42. For writing in the coefficient store 30, a third period length is used. This happens in line 1, but then again not at the address Ax, but at the address Ax+3. This triple offset of read and write address requires that at each beginning of a calculation cycle, the addresses must each be shifted by three values in order for each coefficient to be calculated at a temporally constant distance from the beginning. Line 8 shows the write impulse for the coefficient storage 29 (or 30)

(skriving ved "0"). (writing at "0").

I forsinkelseslageret 48 blir det ved begynnelsen av en beregningssyklus innskrevet en nyverdi X via forsterkeren 49. Skrivingen skjer ved hver behandlingssykel i en med én forskjø-vet adresse. Til slutt blir det bare lest ut. I den forbindelse må adressene legges inn i forsinkelseslageret 48 på en slik måte at ved beregning av den n-te koeffisient leses nyverdien X fra 125-/is sampelperioder før n ut. At the beginning of a calculation cycle, a new value X is written into the delay storage 48 via the amplifier 49. The writing takes place at each processing cycle in an address shifted by one. In the end it is just read out. In this connection, the addresses must be entered into the delay storage 48 in such a way that when calculating the nth coefficient, the new value X is read out from 125-/is sample periods before n.

Ved begynnelsen av hver sampelperiode skjer styrt av prosesstyringen 35 dessuten utmating av det akkumulerte utgangs-signal Y fra den forrige behandlingsperiode, tilbakestillingen av akkumulatoren 22 med tilbakestillingspulsen R22, omkoblingen av den indre motstand fra utgangene på koeffisientlagrene 29 og 30, de flankéstyrte D-flipflopper 27 og 28 og forsterkerne 31 og 32, omkoblingen av skrivetakten WE29 og WE30 for koeffisientlageret 29, lagrene 29 og 30 og lastingen av startadressene SAK og SAV fra startadressetelleren 38 for adressetellerne 37 og 39, som styrer forsinkelseslageret 48 og koeffisientlagrene 29 og 30. Systemtakten T2 svitsjer startadressetelleren 38 videre ved slutten av taktimpulsen. Tverrstreken over T2 skal angi dette siste. At the beginning of each sample period, the output of the accumulated output signal Y from the previous processing period, the resetting of the accumulator 22 with the reset pulse R22, the switching of the internal resistance from the outputs of the coefficient stores 29 and 30, the edge-controlled D flip-flops also take place, controlled by the process control 35 The system clock T2 switches the start address counter 38 on at the end of the clock pulse. The cross bar above T2 shall indicate the latter.

I transversalfilteret 10 kan alle koeffisienter for fire ekkokompensatorer 2 bearbeides i tidsmultipleks. Ved forskyvning med den ulike verdi 3 og et ikke ved tre delbart adressetall 2048 for koeffisientlagrene 29 og 30 skjer lagringen av en koeffisient alltid under en annen adresse. In the transversal filter 10, all coefficients for four echo compensators 2 can be processed in time multiplex. When shifting with the different value 3 and an address number 2048 not divisible by three for the coefficient stores 29 and 30, the storage of a coefficient always takes place under a different address.

Oppfinnelsen skal forklares nærmere i tilknytning til et på tegningen vist utførelseseksempel. The invention shall be explained in more detail in connection with an exemplary embodiment shown in the drawing.

Fig. lb viser testinnretningen 14 i henhold til oppfinnelsen. Denne omfatter et forsinkelsesledd 15, en kvasislumpgenerator 16, en amplitydegenerator 17 i form av en prosessor og en amplitydeverdi-overvåkningsinnretning 18, samt sendevei-inn-gangstilkoblinger 19, mottaksvei-tilkoblinger 20 og sendevei-utgangstilkoblinger 21. Sifre med en stjerne (<*>) angir antallet parallelle linjer. Ved begynnelsen av en test blir omkoblerne 6, 7 og 8 vendt til de viste koblingsstillinger. Ved den ved beskrivelsen av transversalfilteret 10 omtalte adresseforskyvning behøver testingen bare å foretas med ett refleksjonssted for å sikre at ekkokompensatoren 2 f.eks. fungerer for fire talekanaler. Fig. 1b shows the test device 14 according to the invention. This comprises a delay section 15, a quasi-random generator 16, an amplitude generator 17 in the form of a processor and an amplitude value monitoring device 18, as well as transmission path input connections 19, reception path connections 20 and transmission path output connections 21. Digits with an asterisk (<* >) indicates the number of parallel lines. At the start of a test, switches 6, 7 and 8 are turned to the shown switching positions. In the case of the address displacement mentioned in the description of the transversal filter 10, the testing only needs to be carried out with one reflection point to ensure that the echo compensator 2 e.g. works for four voice channels.

Forsinkelsesleddet 15 er vist detaljert på fig. 4. Det består av fire etter hverandre koblede D-flipflopper 53 - 58 mellom en inngang 15a og sendeveiinngangs-tilkoblingen 19 og blir drevet med en takt T3 med en frekvens på 8 kHz. The delay link 15 is shown in detail in fig. 4. It consists of four consecutively connected D flip-flops 53 - 58 between an input 15a and the transmission path input connection 19 and is driven with a clock T3 with a frequency of 8 kHz.

Kvasi-slumpgeneratoren 16 er vist på fig. 5. Den består av ni D-flipflopper 59 - 67 og en eksklusiv-ELLER-port 68 som det kobles tilbake over. Dens utgang ligger på mottaksvei-tilkoblingen 20. The quasi-random generator 16 is shown in fig. 5. It consists of nine D flip-flops 59 - 67 and an exclusive-OR gate 68 over which it is fed back. Its output is on the receive path connection 20.

Kvasi-slumpgeneratoren 16 genererer tilfeldig fortegn. Deres periode må være større enn den maksimale reproduserbare forsinkelse med f.eks. 2<9->l. Disse fortegn blir via forsinkelsesleddet 15 lett forsinket tilført sendeveisinngangstil-koblingen 19 og umiddelbart mottaksveiinngangs-tilkoblingen 20. The quasi-random generator 16 generates random signs. Their period must be greater than the maximum reproducible delay with e.g. 2<9->l. These signs are supplied via the delay link 15 with a slight delay to the transmission path input connection 19 and immediately to the reception path input connection 20.

Amplitydegeneratoren 17 genererer etter PCM-kodeforskriften 7-bit-sendevei-amplitydeverdier på sendeveiinngangs-til-koblingene og 7-bit-mottaks-amplitydeverdier på mottaksvei-tilkoblingen 20. Genereringen av disse verdiene er ikke spesielt tidskritisk, noen 125/is perioder er en tillatelig toleranse. The amplitude generator 17 generates according to the PCM code regulation 7-bit transmit path amplitude values on the transmit path input-to connections and 7-bit receive amplitude values on the receive path connection 20. The generation of these values is not particularly time critical, some 125/is periods are a permissible tolerance.

Amplitydeverdiene til amplitydegeneratoren 17 er tallverdier "0" til "127". For å kontrollere den maksimale størrelse av koeffisientene må ved PCM-kodingen i henhold til A-forskriften det i sendevei 4 mates inn en amplitydeverdi som er 16 mindre enn i mottaksveien 5, noe som bare gjelder for et område større enn "31". Dette motsvarer den minimalt tillatelige ekkodemping på 6 db. Størrelsen av koeffisientene blir et minimum større enn 0, når det i mottaksveien 5 mates inn tallverdien "127" og i sendeveien 4 tallverdien "0". The amplitude values of the amplitude generator 17 are numerical values "0" to "127". In order to control the maximum size of the coefficients, in the PCM coding in accordance with the A regulations, an amplitude value must be entered in transmission path 4 that is 16 less than in reception path 5, which only applies to an area greater than "31". This corresponds to the minimum permissible echo attenuation of 6 db. The size of the coefficients becomes a minimum greater than 0, when the numerical value "127" is entered in the receiving path 5 and the numerical value "0" in the transmitting path 4.

Amplitydeovervåkingsinnretningen 18 tester om amplitydeverdien tilsvarende egenskapene til ekkokompensatoren eller -kompensatorene 2 etter en forhåndsgitt tid har falt til en restverdi etter at amplitydeverdiene er lagt på sendeveiinngangs-tilkoblingen 19 og mottaksvei-tilkoblingen 20. The amplitude monitoring device 18 tests whether the amplitude value corresponding to the characteristics of the echo compensator or compensators 2 after a predetermined time has fallen to a residual value after the amplitude values have been applied to the transmission path input connection 19 and the reception path connection 20.

Claims

1. Test device for digital echo compensators (2) with a transmission path (4) and reception path (5), characterized in that an amplitude generator (17) is arranged whose 7-bit transmit path amplitude values are only applied to the transmit path input connection (19) which can be connected to the transmit path input of the echo compensator (2) and whose 7-bit receive path amplitude values can be applied to the receive path connection (20) which can be connected to the receiving path (5), a quasi-random generator (16) for generating random signs with a period chosen greater than the maximum reproducible delay and whose output via a delay link (15) is connected to the transmitting path input connection (19) and directly with the receive path connection (20), as well as an amplitude value monitoring device (18) to test whether the amplitude value of the transmit path output connection (21) after imposing the amplitude values, has fallen to a residual value after a predetermined time, in accordance with the characteristics of the echo compensator, or - the compensators.

2. Test device according to claim 1, characterized in that a first switch (6) is arranged in the transmission path (4) in front of the input of the echo compensator (2), in the transmission path (4) after the output of the echo compensator (2) another switch ( 7) and in the receiving path (5) in front of the entrance of the echo compensator (2) a third switch (8) of such a nature that it can be switched from transmission to testing.

3. Test device according to claims 1 and 2, characterized in that the test device (14), the echo compensator (2) and the electronic switches (6, 7, 8) are integrated.

4. Test device according to claim 1, characterized in that a processor is arranged as amplitude generator (17) and as amplitude processing device (18).