NO180140B - Digital DQPSK decodes subcircuit - Google Patents

Digital DQPSK decodes subcircuit Download PDF

Info

Publication number
NO180140B
NO180140B NO891817A NO891817A NO180140B NO 180140 B NO180140 B NO 180140B NO 891817 A NO891817 A NO 891817A NO 891817 A NO891817 A NO 891817A NO 180140 B NO180140 B NO 180140B
Authority
NO
Norway
Prior art keywords
adder
subtracter
data
output
phase
Prior art date
Application number
NO891817A
Other languages
Norwegian (no)
Other versions
NO180140C (en
NO891817L (en
NO891817D0 (en
Inventor
Soenke Mehrgardt
Heinrich Pfeifer
Thomas Hilpert
Original Assignee
Itt Ind Gmbh Deutsche
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Itt Ind Gmbh Deutsche filed Critical Itt Ind Gmbh Deutsche
Publication of NO891817D0 publication Critical patent/NO891817D0/en
Publication of NO891817L publication Critical patent/NO891817L/en
Publication of NO180140B publication Critical patent/NO180140B/en
Publication of NO180140C publication Critical patent/NO180140C/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Microcomputers (AREA)

Description

Foreliggende oppfinnelse angår en digital DQPSK dekoder delkrets for gjenvinning av faseforskjellsdata fra flerbits fasedata som finnes ved den opprinnelige datahastighet for DPSK datapar, samt anvendelse av dekoderdelkrets. The present invention relates to a digital DQPSK decoder sub-circuit for the recovery of phase difference data from multi-bit phase data found at the original data rate for DPSK data pairs, as well as the use of the decoder sub-circuit.

For å gjøre det lettere å forstå oppfinnelsen, skal den modulasjonsmåte som fagfolk betegner som "differensial kvadratur (eller kvaternær) fase-skift nøkling", som har betegnelsen DQPSK, bli omhandlet først. For den taktede overføring av serieformede binære data over en båndbegrenset kanal, blir strømmen av binære data først gruppert i en taktet rekkefølge av par av to-bit data, også kalt "sym-boler", slik at de fire digitale ord 00, 01, 10, 11 blir dannet. Hvis taktfrekvensen for strømmen av binære data kalles "datahastighet", er symbolhastigheten lik halvparten av datahastigheten. In order to make the invention easier to understand, the modulation method known to those skilled in the art as "differential quadrature (or quaternary) phase-shift keying", which has the designation DQPSK, will be discussed first. For the clocked transmission of serial binary data over a band-limited channel, the stream of binary data is first grouped into a clocked sequence of pairs of two-bit data, also called "symbols", so that the four digital words 00, 01, 10, 11 are formed. If the clock rate of the stream of binary data is called the "data rate", the symbol rate is equal to half the data rate.

Hvis disse (to-bit) digitale ord tolkes som koordinater i et rektangulært koordinatsystem og betraktes som binære tall i to-tallenes komplemente representasjon, kan de benyttes til å representere de fire skjæringer enhetssirkelen har med koordinataksene, d.v.s. de fire vinkler 0°, 90°, 180° og 270°. I differensial kvadratur fase-skift nøkling, benyttes slike digitale ord som DPSK datapar for å representere faseforskjellen fra den foregående faseverdi, slik at DPSK dataparene 00, 10, 11 og 01 tilsvarer for eksempel fasefor-skjellene 0°, 90° eller -270°, +/- 180° og 270° eller -90°. If these (two-bit) digital words are interpreted as coordinates in a rectangular coordinate system and considered as binary numbers in the two's complement representation, they can be used to represent the four intersections the unit circle has with the coordinate axes, i.e. the four angles 0°, 90°, 180° and 270°. In differential quadrature phase-shift keying, such digital words as DPSK data pairs are used to represent the phase difference from the preceding phase value, so that the DPSK data pairs 00, 10, 11 and 01 correspond, for example, to the phase differences 0°, 90° or -270° , +/- 180° and 270° or -90°.

For overføringen blir DPSK dataparene filtrert med analoge eller digitale anordninger, der i det siste tilfelle frekvensen i taktsignalet for de to digitale filtere som er nødvendig for dette formål, generelt vil være høyere enn den ovennevnte taktfrekvens. For the transmission, the DPSK data pairs are filtered with analog or digital devices, where in the latter case the frequency in the clock signal for the two digital filters necessary for this purpose will generally be higher than the above-mentioned clock frequency.

Etter filtrering blir utgangssignalene underkastet kvadratur amplitude modulasjon, nemlig analog kvadratur modulasjon etter analog filtrering og digital kvadratur modulasjon etter digital filtrering, d.v.s. at bæreren da ikke er et sammenhengende signal, men består (bare) av utvalgte amplituder i bæresignalet i overensstemmelse med samplings-teoremet. After filtering, the output signals are subjected to quadrature amplitude modulation, namely analog quadrature modulation after analog filtering and digital quadrature modulation after digital filtering, i.e. that the carrier is then not a coherent signal, but consists (only) of selected amplitudes in the carrier signal in accordance with the sampling theorem.

Etter denne kvadratur modulasjon blir de innbyrdes rett-vinklede signaler for de to "kanaler" summert og deretter omdannet fra digital til analog form. I denne form bringes de over i overføringsbanen. After this quadrature modulation, the mutually right-angled signals for the two "channels" are summed and then converted from digital to analog form. In this form, they are brought over into the transfer path.

Ved mottagerenden blir den analoge-til-digitale omforming foretatt ved en tilsvarende høy utvalgshastighet som følges av (digital) kvadratur amplitude modulasjon, slik at de to utganger fra demodulatoren danner en strøm av digitale ortogonale signalpar. Etter lav-pass filtrering av de to kanaler, får man et signalpar hvorfra symbolhastigheten At the receiving end, the analogue-to-digital conversion is carried out at a correspondingly high sampling rate followed by (digital) quadrature amplitude modulation, so that the two outputs from the demodulator form a stream of digital orthogonal signal pairs. After low-pass filtering of the two channels, one obtains a signal pair from which the symbol rate

(= det dobbelte av datahastigheten) må gjenvinnes når det gjelder frekvens og fase. Dette kan gjøres på den måte som er beskrevet i tidsskriftet "IEEE Transactions on Communi-cations" fra mai 1986, sidene 423 til 429, som et eksempel. (= twice the data rate) must be recovered in terms of frequency and phase. This can be done in the manner described in the journal "IEEE Transactions on Communications" from May 1986, pages 423 to 429, as an example.

Etter denne desimering av signalene til symbolhastigheten for de to kanaler, mates signalene til en fasediskriminator hvis utgang gir fasedata inneholdende informasjonen om den ovenfor forklarte faseforskjell. Imidlertid er disse signaler fremdeles multibit digitale ord, fra hvilke faseforskjellsdataene må skilles ut. After this decimation of the signals to the symbol rate for the two channels, the signals are fed to a phase discriminator whose output provides phase data containing the information about the above-explained phase difference. However, these signals are still multibit digital words, from which the phase difference data must be extracted.

Formålet med oppfinnelsen er å gjenvinne faseforskjellsdata fra multibit fasedata ved hjelp av en krets som er så enkel og elegant i utførelsen som mulig med fasefeil som skyldes overføringsbane og de foregående signalbehandlingskretser utiignet. The purpose of the invention is to recover phase difference data from multibit phase data by means of a circuit which is as simple and elegant in execution as possible with phase errors due to the transmission path and the preceding signal processing circuits inappropriate.

Ovenfornevnte tilveiebringes ved hjelp av en digital DQPSK dekoder av den innledningsvis nevnte art hvis karakteristiske trekk fremgår av krav 1, samt ved hjelp av en anvendelse som angitt i krav 2. The above is provided by means of a digital DQPSK decoder of the type mentioned at the outset whose characteristic features appear in claim 1, as well as by means of an application as stated in claim 2.

Oppfinnelsen vil nå bli forklart mer i detalj under henvis-ning til tegningen der den eneste figur er et blokkdiagram for en utførelsesform for oppfinnelsen. The invention will now be explained in more detail with reference to the drawing in which the only figure is a block diagram of an embodiment of the invention.

Fasedataene dd mates til den første konstante adderer kl, som også tilføres det digitale ord "45°", svarende til fasevinkelen 45°. Dens utgang kobles til den første inngang for addererer som hvis utgang er forbundet med subtrahendinngangen for den første subtraherer sl. The phase data dd is fed to the first constant adder kl, which is also fed the digital word "45°", corresponding to the phase angle 45°. Its output is connected to the first input of the adder whose output is connected to the subtracter input of the first subtracter sl.

Det finnes også en andre konstant adderer k2, som på samme måte som den førstnevnte konstante adderer kl blir tilført en konstant i form av det digitale ord "45<0>" svarende til fasevinkelen 45° og hvis utgang er koblet til minuendinngangen for den første subtraherer sl. Tegnbiten sb og den mest signifikante bit mb fra utgangen fra addereren sm påtrykkes som et to-bit signal på den annen inngang for den konstante adderer k2, på inngangen til forsinkelseselementet v, og på minuendinngangen for den andre subtraherer s2 hvis utgang gir faseforskjellsdata dp. Fra den sistnevnte kan DPSK dataparene formes ved en enkel dekodingsprosess. Forsin-kelsen som blir innført av forsinkelseselementet v er lik perioden for den opprinnelige datahastighet for DPSK dataparene. There is also a second constant adder k2, which, in the same way as the first mentioned constant adder kl, is supplied with a constant in the form of the digital word "45<0>" corresponding to the phase angle 45° and whose output is connected to the minuend input of the first subtracts sl. The sign bit sb and the most significant bit mb from the output of the adder sm are applied as a two-bit signal to the second input of the constant adder k2, to the input of the delay element v, and to the minuend input of the second subtracter s2 whose output provides phase difference data dp. From the latter, the DPSK data pairs can be formed by a simple decoding process. The delay introduced by the delay element v is equal to the period of the original data rate for the DPSK data pairs.

Utgangen fra den første subtraherer sl blir koblet til den annen inngang for addereren som via lavpassfilteret tp som virker som et PLL filter. The output of the first subtracter sl is connected to the second input of the adder via the low-pass filter tp which acts as a PLL filter.

Ved tilføyelsen av det 45° digitale ord til fasedata dd, til tegnbiten sb og til den mest signifikante bit mb fra utgangen ved addereren sm, oppnås det en pålitelig gjenvinning av faseforskjellsdataene. Ved tilføyelse av 45° er bestem-melsesområdet for de respektive vinkelverdier en av de fire kvadranter i koordinatsystemet, d.v.s. at de har koordinataksene som deres grenser. Dette er en spesiell fordel ved foreliggende oppfinnelse. By adding the 45° digital word to the phase data dd, to the sign bit sb and to the most significant bit mb from the output of the adder sm, a reliable recovery of the phase difference data is achieved. By adding 45°, the determination area for the respective angle values is one of the four quadrants in the coordinate system, i.e. that they have the coordinate axes as their boundaries. This is a particular advantage of the present invention.

Dekoder delkretsen ifølge oppfinnelsen kan benyttes med fordel for demodulering av standard stereolyd for fjernsyn som det idag tas sikte på å innføre i Storbritannia og Skandinavia og forkortelsen "NICAM" synes å komme i bruk for dette system. Detaljer ved denne standard er beskrevet for eksempel i en trykt publikasjon som er utgitt av IBÅ og BBC i september 1986 med tittelen "Specification of a Standard for UK Stereo-with-Television Transmissions". The decoder sub-circuit according to the invention can be used with advantage for demodulation of standard stereo sound for television which is currently aimed at introducing in Great Britain and Scandinavia and the abbreviation "NICAM" seems to be used for this system. Details of this standard are described, for example, in a printed publication published by IBÅ and the BBC in September 1986 entitled "Specification of a Standard for UK Stereo-with-Television Transmissions".

Ved denne anvendelse blir utgangen fra den andre subtraherer sb fulgt av DPSK dekoderen som fra faseforskjellsdata avleder de tidligere nevnte to-bits digitale ord som så mates til "NICAM" dekoderen. In this application, the output of the second subtracter sb is followed by the DPSK decoder which derives from the phase difference data the previously mentioned two-bit digital words which are then fed to the "NICAM" decoder.

Claims (2)

1. Digital DQPSK dekoder delkrets for gjenvinning av faseforskjellsdata (dp) fra flerbits fasedata (dd) som finnes i den opprinnelige datahastighet for DPSK datapar, karakterisert ved at den omfatter - en første konstant adderer (kl) som påtrykkes et digitalt ord ("45°") svarende til fasevinkelen 45° og fasedata (dd); - en adderer (sm) som har sin første inngang forbundet med utgangen fra den første konstante adderer (kl); - en første subtraherer (sl) med sin subtrahendinngang forbundet med utgangen fra addereren (sm); - en andre subtraherer (s2) hvis utgang avgir faseforskjellsdata (dp); - et forsinkelseselement (v) som skaper en forsinkelse lik perioden for. datahastigheten og hvis utgang er koblet til subtrahendinngangen for den andre subtraherer (s2); - en andre konstant adderer (k2) som påtrykkes det digitale ord ("45°") svarende til fasevinkelen 45°; - med minuendinngangene til den annen subtraherer (s2), forsinkelseselementet (v), og den andre konstante adderer (k2) tilført tegnbiten (sb) og den mest signifikante bit (mb) fra utgangen fra addereren (sm), og - et lavpassfilter (tp) som virker som et PLL filter via hvilket utgangen fra den første subtraherer (sl) er forbundet med den andre inngang til addereren (sm).1. Digital DQPSK decoder sub-circuit for recovering phase difference data (dp) from multi-bit phase data (dd) contained in the original data rate for DPSK data pairs, characterized in that it comprises - a first constant adder (kl) which is imprinted with a digital word ("45°" ) corresponding to the phase angle 45° and phase data (dd); - an adder (sm) having its first input connected to the output of the first constant adder (kl); - a first subtracter (sl) with its subtracter input connected to the output of the adder (sm); - a second subtracter (s2) whose output outputs phase difference data (dp); - a delay element (v) which creates a delay equal to the period of. the data rate and whose output is connected to the subtracter input of the second subtracter (s2); - a second constant adder (k2) to which is printed the digital word ("45°") corresponding to the phase angle 45°; - with the minuend inputs of the second subtracter (s2), the delay element (v), and the second constant adder (k2) added to the sign bit (sb) and the most significant bit (mb) from the output of the adder (sm), and - a low-pass filter ( tp) which acts as a PLL filter via which the output of the first subtracter (sl) is connected to the second input of the adder (sm). 2. Anvendelse av den dekoderdelkrets som er angitt i krav 1 i en mottagerkrets for "NICAM" standarden for fjernsyn med stereolyd.2. Use of the decoder sub-circuit set forth in claim 1 in a receiver circuit for the "NICAM" standard for television with stereo sound.
NO891817A 1987-11-06 1989-05-02 Digital DQPSK decodes subcircuit NO180140C (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP1987/000683 WO1989004572A1 (en) 1987-11-06 1987-11-06 Digital dqpsk decoder circuit element

Publications (4)

Publication Number Publication Date
NO891817D0 NO891817D0 (en) 1989-05-02
NO891817L NO891817L (en) 1989-05-18
NO180140B true NO180140B (en) 1996-11-11
NO180140C NO180140C (en) 1997-02-19

Family

ID=8165215

Family Applications (1)

Application Number Title Priority Date Filing Date
NO891817A NO180140C (en) 1987-11-06 1989-05-02 Digital DQPSK decodes subcircuit

Country Status (7)

Country Link
EP (1) EP0387245B1 (en)
CN (1) CN1011463B (en)
DE (1) DE3773399D1 (en)
DK (1) DK170848B1 (en)
FI (1) FI89758C (en)
NO (1) NO180140C (en)
WO (1) WO1989004572A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU667959B2 (en) * 1992-10-13 1996-04-18 Nec Corporation Frequency stabilizer for use in phase-shift keying radio communications system
CN100438520C (en) * 2003-12-25 2008-11-26 电子科技大学 1 bit sampling differentiate four-phase PSK demodulation circuit and method
US7469022B2 (en) * 2004-11-23 2008-12-23 Via Technologies, Inc. Methods and apparatus for symmetrical phase-shift keying
FR2982674B1 (en) * 2011-11-10 2015-01-16 Renault Sas METHOD AND SYSTEM FOR MEASURING ELECTRICAL CURRENT

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4019149A (en) * 1976-01-16 1977-04-19 Bell Telephone Laboratories, Incorporated Correlative data demodulator

Also Published As

Publication number Publication date
DK717288D0 (en) 1988-12-22
DE3773399D1 (en) 1991-10-31
WO1989004572A1 (en) 1989-05-18
FI89758C (en) 1993-11-10
NO180140C (en) 1997-02-19
FI890034A0 (en) 1989-01-04
DK170848B1 (en) 1996-02-05
EP0387245A1 (en) 1990-09-19
NO891817L (en) 1989-05-18
FI890034A (en) 1989-05-07
CN1011463B (en) 1991-01-30
DK717288A (en) 1989-06-20
EP0387245B1 (en) 1991-09-25
FI89758B (en) 1993-07-30
NO891817D0 (en) 1989-05-02
CN1035597A (en) 1989-09-13

Similar Documents

Publication Publication Date Title
EP0216183A2 (en) Decision feedback equalizer with a pattern detector
GB2225680A (en) Complex digital sampling converter for demodulator
US3988539A (en) Data transmission system using optimal eight-vector signaling scheme
EP0349185B1 (en) Demodulating phase modulated carrier signal
US4780884A (en) Suppressed double-sideband communication system
US5202766A (en) Sound channel circuit for digital television receivers
JP3502644B2 (en) High definition television receiver
JPS58138153A (en) Binary data transmitting code processor
NO180140B (en) Digital DQPSK decodes subcircuit
JPH0272727A (en) Equalizing demodulation arrangement of binary continuous phase covering angle modulation data signal with a modulation index of 0.5
EP0803999B1 (en) Demodulator device for data carried by subcarriers
JP2842867B2 (en) Receiving apparatus and method
JP2536913B2 (en) Digital DQPSK decoder circuit
US4530094A (en) Coding for odd error multiplication in digital systems with differential coding
JPH06232930A (en) Clock recovery circuit
JPH06261088A (en) Demodulator offset elimination circuit
US4441194A (en) Triple bit non-coherent matched filter receiving system
JP2795761B2 (en) MSK signal demodulation circuit
KR100236969B1 (en) Apparatus for recovering phase of carrier signal in vdsl up-link
KR890001387B1 (en) Phuse shift keying detector circuit
JP2787607B2 (en) PSK demodulation circuit
JP3036972B2 (en) Demodulator
KR0124399B1 (en) Timing information generating device in baseband
JPS6159579B2 (en)
JPH02254840A (en) Demodulator for offset qpsk system

Legal Events

Date Code Title Description
MK1K Patent expired