NO173119B

NO173119B - SYSTEM FOR SYNCHRONIZING DIGITAL SIGNALS

Info

Publication number: NO173119B
Application number: NO861137A
Authority: NO
Inventors: Otto Klank; Dieter Rottmann
Original assignee: Telefunken Fernseh & Rundfunk
Priority date: 1985-03-22
Filing date: 1986-03-21
Publication date: 1993-07-19
Also published as: DK129086A; EP0195421A2; SG37893G; KR860007801A; ATE83105T1; DK168417B1; DE3687176D1; JPH0666777B2; HK118594A; NO861137L; EP0195421A3; DK129086D0; DE3510296A1; EP0195421B1; JPS61262333A; DE3510296C2; KR950007977B1

Abstract

The invention relates to a digital transmission system in which data words are transmitted in an error-correcting code. According to the invention, synchronisation words and the error rate of transmitted data words are evaluated jointly for the purpose of synchronisation. <IMAGE>

Description

Oppfinnelsen angår et system for synkronisering av digitale informasjonssignaler i samsvar med ingressen til det etterfølgende krav 1. The invention relates to a system for synchronizing digital information signals in accordance with the preamble of the subsequent claim 1.

Ved overførsel av informasjon fra ett sted til et annet føres informasjonen fra en informasjonskilde til en omformer som omdanner informasjonen til data såsom i form av elektriske signaler, analoge eller digitale. Signalene føres videre for modulasjon av en sender. Dennes utsendte modulerte signaler mottas av en mottaker innenfor det som kan kalles en informasjonskanal, og i mottakeren demoduleres signalene og tilføres en omformer hvis funksjon er å reprodusere de data som ble tilført fra informasjonskilden. Ved overførsel av digitale signaler skjer demoduleringen på mottakersiden som en dekoding i en dekoder. When transferring information from one place to another, the information is taken from an information source to a converter which converts the information into data such as in the form of electrical signals, analogue or digital. The signals are passed on for modulation by a transmitter. Its transmitted modulated signals are received by a receiver within what can be called an information channel, and in the receiver the signals are demodulated and supplied to a converter whose function is to reproduce the data supplied from the information source. When digital signals are transmitted, the demodulation takes place on the receiving side as a decoding in a decoder.

En slik overførsel er beskrevet i tidsskriftet NTZ Vol 36 (1983), hefte 11. Her overføres signaler som er modu-lert ved fasedreining, såkalt faseskiftnøkling (PSK, Phase Shift Keying) av en satellitt til en mottaker, og dekodingen foregår i mottakeren. Dataord i henhold til en feilkorrek-sjonskode og synkroniseringsord overføres likeledes. Ved oppnådd synkronisering skjer en omkobling til en stasjonær driftstilstand etter et innledende innsvingningsforløp, hvor-etter påfølgende synkroniseringsord bekjentgjøres. Feilhyppigheten for synkroniseringsordene overføres i en tidsluke. Such a transmission is described in the journal NTZ Vol 36 (1983), issue 11. Here, signals that are modulated by phase rotation, so-called phase shift keying (PSK, Phase Shift Keying), are transmitted by a satellite to a receiver, and the decoding takes place in the receiver. Data words according to an error correction code and synchronization words are also transmitted. When synchronization is achieved, a switchover to a stationary operating state takes place after an initial swing-in period, after which subsequent synchronization words are announced. The error rate for the synchronization words is transmitted in a time slot.

I avhengighet av denne feilhyppighet bestemmes om det skal innledes et nytt innsvingningsforløp for søking etter et synkroniseringsord i en annen tidsperiode. I enkelte tilfeller tillates feilhyppigheten av synkroniseringsordene satt så høyt at et nytt innsvingningsforløp først innledes ved totalutfall eller ved overføringsfeil som ikke lenger er korrigerbare. Dette medfører imidlertid den ulempe at sammenhengen mellom ufullstendige synkroniserings- og dataord må finnes og avstem-mes slik at feilhyppigheten i synkroniseringsordet først anses å være for høy når det ikke fremkommer forståelige signaler etter dekoderingen av dataordene. Depending on this error frequency, it is decided whether a new swing-in sequence should be initiated for searching for a synchronization word in a different time period. In some cases, the error frequency of the synchronization words is permitted to be set so high that a new swing-in sequence is only initiated in the event of a total failure or in the event of transmission errors that can no longer be corrected. However, this entails the disadvantage that the connection between incomplete synchronization and data words must be found and reconciled so that the error rate in the synchronization word is only considered to be too high when no intelligible signals appear after the decoding of the data words.

Oppfinnelsen ser som sin oppgave å forbedre synkroniseringsord, ved at den effektive tid for dataordene forlenges, hvorved støyavstanden samtidig økes. The invention sees its task as improving synchronization words, by extending the effective time for the data words, whereby the noise distance is simultaneously increased.

Denne oppgave løses med de trekk som fremgår av This task is solved with the features that appear from

den karakteriserende del av det etterfølgende krav 1. Fordel-aktige ytterligere trekk ved oppfinnelsen fremgår av de etterfølgende uselvstendige krav. the characterizing part of the subsequent claim 1. Advantageous further features of the invention appear from the subsequent independent claims.

Siden forstyrrelser fordeles jevnt i en støyover-lagret informasjonskanal, svekkes eller forstyrres både synkroniserings- og dataord likt. Når dataordene overføres til en kode som selvstendig korrigerer de inngående dataord, så er denne korrektur et mål for forstyrrelsen i informa-sjonskanalen. Antall korreksjoner, dvs. antall korrigerbare bit i et dataord, er således et mål for den foreliggende forstyrrelse i kanalen. Dersom en korreksjon av dataordene ikke kan foretas i løpet av et lengre tidsrom, må informa-sjonskanalen betraktes som fullstendig sammenbrutt. Since disturbances are evenly distributed in a noise-overlaid information channel, both sync and data words are equally attenuated or disrupted. When the data words are transferred to a code that independently corrects the incoming data words, this correction is a measure of the disturbance in the information channel. The number of corrections, i.e. the number of correctable bits in a data word, is thus a measure of the present disturbance in the channel. If a correction of the data words cannot be made within a longer period of time, the information channel must be considered as completely broken.

Oppfinnelsen benytter denne erkjennelse og trekker ikke bare et støypåvirket synkroniseringsord ut av informa-sjonskanalen for evaluering av støyen i denne, men betrakter samtidig det korrigerbare dataord. En samtidig vurdering av feilhyppigheten i synkroniserings- og dataordet medfører derved et bedre kriterium for distinksjon over støyforstyrrelsen i en informasjonskanal. Samtidig kan den tid som er nødven-dig for å erkjenne en forstyrrelse, reduseres. The invention uses this recognition and not only extracts a noise-affected synchronization word from the information channel for evaluation of the noise in it, but also considers the correctable data word. A simultaneous assessment of the error frequency in the synchronization and data word thereby leads to a better criterion for distinguishing above the noise disturbance in an information channel. At the same time, the time required to recognize a disturbance can be reduced.

For å kunne forstå oppfinnelsen bedre, vil i det følgende.,et utførelseseksempel beskrives i forbindelse med tegningene, hvor fig. 1 viser et informasjons- eller etter-retningssystem, fig. 2 viser dataforløpet i et slikt system, fig. 3 viser en kobling for en erkjennelse av synkroniseringsord, fig. 4 viser en annen kobling for samme, fig. 5 viser en overvåkningskobling for synkroniseringen, fig. 6 viser en kopling for gjennomføring av "concealments", dvs. en meka-nisme for å finne erstatningsord for feilaktig overførte data eller inngitte verdier, fig. 7 viser et blokkdiagram for synkroniseringsorderkjennelse, og fig. 8 viser en kobling for om-skifting mellom innsvingningsforløpet og den stasjonære inn-svingede driftstilstand. In order to be able to understand the invention better, in the following, an embodiment will be described in connection with the drawings, where fig. 1 shows an information or intelligence system, fig. 2 shows the data flow in such a system, fig. 3 shows a connection for recognition of synchronization words, fig. 4 shows another connection for the same, fig. 5 shows a monitoring link for the synchronization, fig. 6 shows a connection for carrying out "concealments", i.e. a mechanism for finding replacement words for erroneously transmitted data or entered values, fig. 7 shows a block diagram for synchronization order recognition, and FIG. 8 shows a switch for switching between the swing-in sequence and the stationary swing-in operating state.

Fig. 1 viser således en informasjonskilde 1, en omformer 2, en sender 3, en informasjonskanal 4, en forstyrrelse 5, en mottaker 6, en ytterligere omformer 7, en dekoder 8 for dataord, en detektor 9 for synkroniseringsord, en over-våkingsenhet 10 for synkroniseringen, og en informasjonskilde 11. I omformeren 7 dannes dataforløp fra dekoderen 8 for dataord og fra detektoren 9 for synkroniseringsord. I inn-svingningsforløpet søker detektoren 9 synkroniseringsord. Dersom detektoren 9 flere ganger erkjenner etterfølgende synkroniseringsord innenfor en gitt tidsramme, omkobles til en stasjonær driftstilstand. I denne driftstilstand over-våker både dekoderen 8 for dataord og detektoren 9 Fig. 1 thus shows an information source 1, a converter 2, a transmitter 3, an information channel 4, a disturbance 5, a receiver 6, a further converter 7, a decoder 8 for data words, a detector 9 for synchronization words, a monitoring unit 10 for the synchronization, and an information source 11. In the converter 7, data flow is formed from the decoder 8 for data words and from the detector 9 for synchronization words. In the swing-in sequence, the detector searches for 9 synchronization words. If the detector 9 recognizes subsequent synchronization words several times within a given time frame, it is switched to a stationary operating state. In this operating state, both the decoder 8 monitors data words and the detector 9

for synkroniseringsord selve synkroniseringen. Overvåkings-enheten 10 estimerer både feilhyppigheten av dataordene såvel som den for synkroniseringsordene. Hvis mottakeren 6 er en 4-PSK-demodulator, så skaffes to underrammer (kanal A, kanal B) tilveie, disse vil i det følgende kalles delrammer, hvorved begge kanaler A, B i dekoderen 8 og begge kanaler A, B i dekoderen 9 føres videre. for synchronization words the synchronization itself. The monitoring unit 10 estimates both the error rate of the data words as well as that of the synchronization words. If the receiver 6 is a 4-PSK demodulator, then two subframes (channel A, channel B) are provided, these will be called subframes in the following, whereby both channels A, B in the decoder 8 and both channels A, B in the decoder 9 is carried forward.

Fig. 2 viser dataforløpet med synkroniseringsordene 21, 22, 51 og 52 og med dataordene 23 - 50. Totalt 16 pro-grammer I - XVI utstyres med en venstre og en høyre kanal L, R. Dataordene 23 - 30 og 37 - 44 vil da inneholde de mest signifikante bit (MSB) av de inngående verdier. I dataordene 31, 32 finnes paritetbit for feilkorreksjon, i dataordene 33, 34 finnes tilleggsinformasjon, dvs. en skalafaktor, og i dataordene 35, 36 finnes de minst signifikante bit Fig. 2 shows the data sequence with the synchronization words 21, 22, 51 and 52 and with the data words 23 - 50. A total of 16 programs I - XVI are equipped with a left and a right channel L, R. The data words 23 - 30 and 37 - 44 will then contain the most significant bit (MSB) of the input values. Data words 31, 32 contain parity bits for error correction, data words 33, 34 contain additional information, i.e. a scale factor, and data words 35, 36 contain the least significant bit

(LSB) i de inngående størrelser. Skalafaktoren er en koding som viser om ledende nuller i et dataord 23-39, 37 - 44 er undertrykket. Begge kanaler A og B fremkommer som delrammer fra en hovedramme ved demodulasjonen i en PSK-demodulator. Hver av de to delrammer (kanal A, kanal B) fremviser et synkroniseringsord med 11 bit . Den såkalte BCH-redundans 31, 32 (Bose Chaudhuri Hocquenghem) går ut på at et antall pari-tetsbit gir korreksjon til de foranliggende dataord 23, 25, 27, 29 henholdsvis 24, 26, 28, 30 i hvert tilfelle. Denne BCH-kode viser samtidig de grenser som angir om en feilkorreksjon er mulig eller ikke. I dette tilfelle gjennomføres en såkalt "concealment". Med "concealment" menes at det innsettes erstatningsverdier for feilaktig overførte data eller inngående størrelser. Dersom flere (fler enn tre) feilbeheftede (LSB) in the input sizes. The scale factor is a coding that shows whether leading zeros in a data word 23-39, 37 - 44 are suppressed. Both channels A and B appear as sub-frames from a main frame during the demodulation in a PSK demodulator. Each of the two subframes (channel A, channel B) displays a synchronization word with 11 bits. The so-called BCH redundancy 31, 32 (Bose Chaudhuri Hocquenghem) means that a number of parity bits provide correction to the preceding data words 23, 25, 27, 29 and 24, 26, 28, 30 respectively in each case. This BCH code also shows the limits that indicate whether an error correction is possible or not. In this case, a so-called "concealment" is carried out. By "concealment" is meant that replacement values are inserted for erroneously transmitted data or input sizes. If several (more than three) defective

inngående størrelser overføres etterfølgende, vil man. kunne ha et tilfelle hvor til og med synkroniseringsverdiene opptrer forfalsket, og således betyr dette en sammenbrutt overføringskanal og at et nytt innsvingningsfor- incoming sizes are transferred subsequently, one will. could have a case where even the synchronization values appear falsified, and thus this means a broken transmission channel and that a new oscillation for-

løp må ingangsettes. race must be started.

Fig. 3 viser to bufferlagringsenheter 61, 62, to Fig. 3 shows two buffer storage units 61, 62, two

matriser 63, 64, et OG-ledd 65, et skiftregister 66, et NAND-ledd 67, en taktinngang 68 for en takt TF (takt til luken for et synkroniseringsord) og en utgang 69. Dataforløpet i kanal A og kanal B forskyves i bufferlagringsenhetene 61, 62. Matrisene 63, 64 som står i forbindelse med disse erkjenner synkroniseringsordene, matrices 63, 64, an AND gate 65, a shift register 66, a NAND gate 67, a clock input 68 for a clock TF (clock to the slot for a synchronization word) and an output 69. The data sequence in channel A and channel B is shifted in the buffer storage units 61, 62. The matrices 63, 64 which are in connection with these recognize the synchronization words,

også når disse fremviser en feilbit. Når to parallelle synkroniseringsord erkjennes samtidig og én gang i begge delrammer i kanal A og kanal B, settes en flaggbit (tilstandsbit) opp i skiftregisteret 66. I stasjonær driftstilstand startes da alltid skiftregisteret 66 over inngangen 68 av taktsignalet TS og flaggbiten settes derved oppnår det forventes en erkjennelse av et synkroniseringsord. Antallet utganger Ql - Q4 angir hvor mange parallelle synkroniseringsord som må falle ut seriemessig før synkroniseringen ikke lenger vises tilstede etter NAND-leddet 67 ved utgangen 69. Fig. 4 viser et ytterligere eksempel for erkjennelse av synkroniseringsord. I et skiftregister 71 lagres et korrekt synkroniseringsord. De synkroniseringsord som ankommer over kanalene A og B mellomlagres i bufferlagringsenhetene 61 og 62. I sammenligningsledd 72 og 73 sammenlig-nes så disse synkroniseringsord bit for bit med det korrekt lagrede ord. I et NAND-ledd 74 oppsummeres feilaktige bit og disse telles i en feilbitteller 75. Antall feil fore-spørres via et NOR-ledd 76. Forespørselen utløses over en inngang ABFN (forespørsel - feil i negativ logisk representa-sjon) etter bedømmelse av den siste synkronordbit. En utgang QSY (synkronordutgang) anviser om synkroniseringsord er blitt erkjent. Synkroniseringsordene regnes som erkjent når et forhåndsgitt antall feilbit (eksempelvis 2) ikke er over-skredet. Fig. 5 viser et NOR-ledd 81 som settes opp for flagg-bitene i et skif tregister 66. En slik flaggbit settes når et synkroniseringsord er erkjent eller når et dataord er erkjent also when these display an error bit. When two parallel synchronization words are recognized simultaneously and once in both subframes in channel A and channel B, a flag bit (state bit) is set in the shift register 66. In stationary operating mode, the shift register 66 is then always started above the input 68 of the clock signal TS and the flag bit is set thereby achieving an acknowledgment of a synchronization word is expected. The number of outputs Ql - Q4 indicates how many parallel synchronization words must fall out serially before the synchronization no longer appears present after the NAND link 67 at the output 69. Fig. 4 shows a further example for recognition of synchronization words. A correct synchronization word is stored in a shift register 71. The synchronization words that arrive via channels A and B are buffered in the buffer storage units 61 and 62. In comparison sections 72 and 73, these synchronization words are then compared bit by bit with the correctly stored word. In a NAND circuit 74, erroneous bits are summarized and these are counted in an error bit counter 75. The number of errors is requested via a NOR circuit 76. The request is triggered via an input ABFN (request - error in negative logic representation) after evaluation of the last sync word bit. An output QSY (sync word output) indicates whether the sync word has been acknowledged. The synchronization words are considered acknowledged when a predetermined number of error bits (for example 2) has not been exceeded. Fig. 5 shows a NOR circuit 81 which is set up for the flag bits in a shift register 66. Such a flag bit is set when a synchronization word is recognized or when a data word is recognized

som feilfritt eller med korrigerbare feil. Først ved utfall av et synkroniseringsord eller tilstedeværelse av et synkroniseringsord med flere feil samtidig med tilstedeværelsen av en konstant feil i dataordet, utelates settingen av biten. Den konstante feil i dataordet blir erkjent av en feilkorreksjonskobling 83. Melding om denne konstante feil blir ført over en as error-free or with correctable errors. Only in case of failure of a synchronization word or the presence of a synchronization word with several errors at the same time as the presence of a constant error in the data word, the setting of the bit is omitted. The constant error in the data word is recognized by an error correction link 83. A message about this constant error is carried over a

> inverteringsenhet 82 til NOR-leddet 81. > inverting unit 82 to the NOR link 81.

Fig. 6 viser en sammenstilling med en feilkorreksjonskobling 83, buf f er lagringsenheter 84, 85 og 86, en middelverdikobling 87, en omkobler 88, en utkobler 89, dataordlinjer 90 - 95 og styrelinjer 96 og 97. I Fig. 6 shows an assembly with an error correction link 83, buf f are storage units 84, 85 and 86, an average value link 87, a switch 88, a switch 89, data word lines 90 - 95 and control lines 96 and 97. I

> bufferlagringsenhetene 84-86 mellomlagres påfølgende dataord ATWn+1, n og n - 1 (inngående størrelser). Erkjennes den inngående størrelse n som feilfri eller feilkorrigerbar av koblingen for feilkorreksjon, føres denne inngående størrelse > the buffer storage units 84-86 buffer successive data words ATWn+1, n and n - 1 (input sizes). If the input quantity n is recognized as error-free or error-correctable by the link for error correction, this input quantity is entered

n over dataordlinjen 90 og omkobleren 88 til utgangen ATW. n across the data word line 90 and the switch 88 to the output ATW.

> Dersom imidlertid en inngående størrelse n ikke lenger erkjennes som korrigerbar, dannes av den forløpende inngående størrelsen n - 1 og etterfølgende størrelse n + 1 en middelverdi i koblingen 87, og denne middelverdi føres til utgangen ATW over omkobleren 88. Hvis flere etterfølgende s inngående størrelser erkjennes som ikke korrigerbare, vil ikke den størrelse som sist ble erkjent som feilfri og deretter ble mellomlagret i buf f er lagringsenheten 86 bli utløst. Styrelinjen 97 er slik tilkoblet utkobleren 89 at ingen > If, however, an input quantity n is no longer recognized as correctable, the successive input quantity n - 1 and subsequent quantity n + 1 form an average value in the coupling 87, and this average value is fed to the output ATW via the switch 88. If several subsequent s inputs sizes are recognized as not correctable, the size that was last recognized as error-free and was then buffered in buffer f is the storage unit 86 will not be triggered. The control line 97 is connected to the disconnector 89 in such a way that no

ukorrigerbar inngående størrelse kommer frem til uncorrectable input size is arrived at

> bufferlagringsenheten 86, hvorved denne enhet beholder den sist godtatte lagrede størrelse. Hvis flere ukorrigerbare inngående størrelser opptrer etter hverandre, opptrer på utgangen ATW over linjen 91 og omkobleren 88 den sist > the buffer storage unit 86, whereby this unit retains the last accepted stored size. If several uncorrectable input values occur in succession, the output ATW over line 91 and switch 88 occurs last

godtatte inngående størrelse helt til en feilfri eller accepted incoming size all the way to a flawless or

> korrigert størrelse fremkommer. For dannelsen av middelverdi i koblingen 87 benyttes den siste antagelige inngående størrelse som er mellomlagret i buf ferlagringsenheten 86 sammen med den etterfølgende første feilfrie henholdsvis korrigerte verdi og resultatet føres så til utgangen ATW . Som neste > corrected size appears. For the formation of the average value in the link 87, the last assumed input value which is intermediately stored in the buffer storage unit 86 is used together with the subsequent first error-free or corrected value and the result is then fed to the output ATW. As next

størrelse røres aen nye reiifrie størrelse til utgangen ATW . Styrelinjene 96 og 97 gir aktivering av omkobleren 88. size, a new free size is moved to the output ATW. The control lines 96 and 97 provide activation of the switch 88.

En tabell viser virkemåten for koblingen ifølge fig. 3 (R = riktig, F = ikke riktig): A table shows the operation of the connection according to fig. 3 (R = correct, F = not correct):

I linje 1 i tabellen fremgår at den inngående stør-relse ATWn føres til utgangen av ATW når størrelsene ATWn+1, ATWn og ATWn-1 er feilfritt eller korrigert mellomlagret i bufferlagringsenhetene 84 - 86. Derved bringes styrelinjene 96 og 97 (1 . BF og X . BF) til lav tilstand. I andre linje fremgår at den inngående størrelse ATWn på ny legges til utgangen ATW, selv om størrelsen ATWn+1 ikke er korrigerbar. Dersom en størrelse ATWn mellomlagres med ikke korrigerbar feil i bufferlagringsenheten 85, men derimot mellomlagres feilfritt eller med korrigerte størrelser i bufferlagringsenhetene 84 og 86, som linje 3 i tabellen viser, føres den middelverdi som dannes av de inngående størrelser ATWn+1 og ATWn-1 til utgangen ATW. Linje 4 viser hvordan en feilfri eller korrigert inngående størrelse som er mellomlagret i bufferlagringsenheten 85 føres til utgangen ATW også når bufferlagringsenhetene 84 og 86 beholder sine ikke korrigerbare størrelser. Linje 5 viser at den siste antagelige inngående størrelse ATWn-1 holdes i bufferlagringsenheten 86 og frigis til utgangen ATW når ikke korrigerbare inngående størrelser tilføres bufferlagringsenhetene 84 og 85. Linje 3 og 6 i tabellen er identiske. Linje 7 viser at når et feilfritt eller korrigert dataord ligger i bufferlagringsenheten 85, må omkobleren 89 på ny kobles til sin opprinnelige stil-ling. In line 1 of the table, it appears that the input size ATWn is fed to the output of ATW when the sizes ATWn+1, ATWn and ATWn-1 are error-free or corrected intermediately stored in the buffer storage units 84 - 86. Thereby control lines 96 and 97 are brought (1 . BF and X . BF) to the low state. In the second line, it appears that the input size ATWn is again added to the output ATW, even though the size ATWn+1 is not correctable. If a size ATWn is buffered with a non-correctable error in the buffer storage unit 85, but on the other hand is buffered error-free or with corrected sizes in the buffer storage units 84 and 86, as line 3 in the table shows, the average value formed by the input sizes ATWn+1 and ATWn-1 is entered to the output ATW. Line 4 shows how an error-free or corrected input size which is intermediately stored in the buffer storage unit 85 is fed to the output ATW even when the buffer storage units 84 and 86 retain their non-correctable sizes. Line 5 shows that the last possible input size ATWn-1 is held in the buffer storage unit 86 and released to the output ATW when uncorrectable input sizes are supplied to the buffer storage units 84 and 85. Lines 3 and 6 in the table are identical. Line 7 shows that when an error-free or corrected data word is in the buffer storage unit 85, the switch 89 must be connected again to its original position.

Ved en 4-PSK-demodulasjon fremskaffes to parallelle bit pr. overført informasjonhet. Disse to bit føres til de to kanaler A og B. Ved PSK-demodulasjonen opptrer fasefeil som kan føre til en dobbelfeil med differensiell demodulasjon. Dette betyr at to påfølgende bit kan dekodes feilaktig. Ved en feilbeheftet demodulasjon fører en feil i kanal A automatisk til en ytterligere feil i samme kanal eller en feil i kanal B. Det er følgelig fordelaktig ved innsvingningsforløpet ved synkroniseringsorderkjennelsen ikke å erkjenne ett synkroniseringsord pr. delramme, men foreta prøvingen ved halve synkroniseringsord. With a 4-PSK demodulation, two parallel bits per transmitted information. These two bits are sent to the two channels A and B. During the PSK demodulation, phase errors occur which can lead to a double error with differential demodulation. This means that two consecutive bits can be decoded incorrectly. In the case of an error-ridden demodulation, an error in channel A automatically leads to a further error in the same channel or an error in channel B. It is therefore advantageous during the swing-in sequence of the synchronization order recognition not to recognize one synchronization word per subframe, but perform the test at half synchronization words.

Fig. 7 viser et blokkskjema for erkjennelsen av synkroniseringsord. Bufferlagringsenheter 61 og 62 lagres over kanalene A og B. I matriseinnretninger 101 og 102 erkjennes synkroniseringshalvord,'eller" de søkes. Forløpet benevnes søkeforløp. Matriseanordningen 101 overprøver de første 10 eller 12 bit i begge de parallelle synkroniseringsord, og matriseordningen 102 overprøver de siste 10 eller 12 bit i disse ord (1 synkroniseringsord = 11 bit , 1 synkroniseringshalvord = 5 eller 6 bit , 2 parallelle synkroniseringsord = 22 bit , 2 parallelle synkroniseringshalvord = 10 eller 12 bit ). Under innsvingnignsforløpet er det tilstrekkelig med to synkroniseringshalvord for å koble inn en omkobler 103 som betjener en rammebit-teller 105. Fig. 7 shows a block diagram for the recognition of synchronization words. Buffer storage devices 61 and 62 are stored over channels A and B. In matrix devices 101 and 102, synchronization half-words are recognized, or searched. The process is called search process. Matrix device 101 checks the first 10 or 12 bits in both parallel synchronization words, and matrix device 102 checks the last 10 or 12 bits in these words (1 synchronization word = 11 bits, 1 synchronization half-word = 5 or 6 bits, 2 parallel synchronization words = 22 bits, 2 parallel synchronization half-words = 10 or 12 bits). During the swing-in sequence, two synchronization half-words are sufficient to connect into a switch 103 which operates a frame bit counter 105.

Det er en fordel om denne rammebit-teller setter igang en feiloverprøving av det nylig mottatte synkroniseringsord over en omkobler 104. Feiloverprøvingen med skiftregisteret 71, sammenligningsleddene 72, 73, NOR-leddet 74 og feilbit-telleren 75 er allerede beskrevet i forbindelse med fig. 4. Rammebit-telleren 105 og omkoblerne 103 og 104 virker slik sammen at synkroniseringshalvord erkjennes under innsving-ningsforløpet og omkobles til synkroniseringsorderkjennelse i koblingselementene 71 - 75. Etter erkjennelse av et synkroniseringshalvord og to derpå følgende parallelle synkroniseringsord omkobles til den stasjonære driftstilstand. I denne tilstand undertrykkes resultatet av overprøvingen av synkroniseringshalvord i matriseanordningene 101, 102. Når et synkroniseringsord forventes, laster rammebit-telleren 105 inn den korrekte datastørrelse i skiftregisteret og omkobler ved enden av et synkroniseringsord overprøvingen fra telleren 75 til utgangen QSY over linjen ABFN. Samtidig gjennomfører rammebit-telleren en dekryptering eller "descrambling". Blant annet arter dette seg, som følge av eventuelle synkroni-ser ingsvanskeligheter i mottakeren som i så fall utløser en uavbrutt serie nuller eller ett-tall, ved at det til enhver tid tilveiebringes et tilstrekkelig antall endringer fra nuller til ett-tall eller omvendt for å sikre en taktsynkro-nisering på mottakersiden. Av denne grunn finnes på mottakersiden en slik dekrypteringskrets eller "descrambler" og på sendesiden en krypteringskrets eller "scrambler" It is an advantage if this frame bit counter initiates an error check of the recently received synchronization word via a switch 104. The error check with the shift register 71, the comparison sections 72, 73, the NOR section 74 and the error bit counter 75 has already been described in connection with fig. 4. The frame bit counter 105 and switches 103 and 104 work together in such a way that synchronization half-words are recognized during the swing-in process and are switched to synchronization order recognition in the switching elements 71 - 75. After recognition of a synchronization half-word and two subsequent parallel synchronization words, they switch to the stationary operating state. In this state, the result of the synchronization half-word verification is suppressed in the matrix devices 101, 102. When a synchronization word is expected, the frame bit counter 105 loads the correct data size into the shift register and at the end of a synchronization word switches the verification from the counter 75 to the output QSY over the line ABFN. At the same time, the frame bit counter performs a decryption or "descrambling". Among other things, this occurs as a result of possible synchronization difficulties in the receiver, which then triggers an uninterrupted series of zeros or ones, in that a sufficient number of changes from zeros to ones or vice versa are provided at all times for to ensure clock synchronization on the receiving side. For this reason, there is such a decryption circuit or "descrambler" on the receiving side and an encryption circuit or "scrambler" on the sending side

(Ruckverwiirfler/Verwiirfler). (Ruckverwiirfler/Verwiirfler).

Eig. 8 viser skiftregisteret 66, et NOR-ledd 67, Own. 8 shows the shift register 66, a NOR section 67,

en inngang 68 for et signal TF, en utgang 69 for et signal SSU (søking av et synkroniseringsord), innganger for signaler QSY og stopp og det negative BF-signal, et NOR-ledd 81, in-verteringsenheter 111 og 112, NOR-ledd 113 og 114, en D-vippe 115, et OG-ledd 116 og en utgang SA. Flaggbit forskyves inn i skiftregisteret 66 over inngangen SI. Disse flaggbit viser om det foreligger en synkronisering. I stasjonær driftstilstand er OG-leddet 116 frikoblet over stoppinngangen og en flaggbit kan settes over NOR-leddet 81 når det foreligger et feilfritt eller feilkorrigert dataord eller når to parallelle synkroniseringsord er erkjent. Under inn-svingningsforløpet sperres OG-leddet av stoppinngangen og dataordet hindres fra synkronisering. I den stasjonære driftstilstand viser utgangene Ql -'Q4 grunnet serielle flagbit synkroniseringstilstanden for den inneværende og tre forløpende hovedrammer. Hvis ikke noen synkronisering kan fastlegges i fire påfølgende hovedrammer, utløses en ny synkroniseringsordsøking over NOR-leddet 67 og utgangen"69 an input 68 for a signal TF, an output 69 for a signal SSU (search for a synchronization word), inputs for signals QSY and stop and the negative BF signal, a NOR gate 81, inverting units 111 and 112, NOR- links 113 and 114, a D rocker 115, an AND link 116 and an output SA. Flag bit is shifted into shift register 66 above input SI. These flag bits show whether there is a synchronization. In stationary operating mode, the AND link 116 is disconnected via the stop input and a flag bit can be set over the NOR link 81 when there is an error-free or error-corrected data word or when two parallel synchronization words are recognized. During the swing-in sequence, the AND circuit is blocked by the stop input and the data word is prevented from synchronizing. In the steady state of operation, the outputs Q1-Q4 show, due to serial flag bits, the synchronization state for the current and three consecutive main frames. If no synchronization can be established in four consecutive main frames, a new synchronization word search is triggered via the NOR stage 67 and the output "69

ved hjelp av signalet SSU. using the signal SSU.

I begynnelsen av søkeforløpet legger NOR-leddet At the beginning of the search process, the NOR section adds

67 D-vippen 115 over taktinngangen til Q = log 1. To erkjente påfølgende synkroniseringsord setter D-vippen under innsvingningsforløpet over NOR-leddet 114, hvorved D-vippen 115 viser status: innsvingningstilstand eller stasjonær driftstilstand, og vippen settes ved disse to synkroniseringsord til den stasjonære driftstilstand. Dette ville man i så fall benevne vellykket lukeprøving. Dersom det etter søke-forløpet ikke følger noe annet parallelt synkroniseringsord etter de første to parallelle ord ved den første lukeprøving, reagerer NOR-leddet 113 slik at skiftregisteret 66 tilbake-stilles og utløser et nytt søkeforløp. 67 The D flip-flop 115 above the clock input of Q = log 1. Two recognized consecutive synchronization words set the D flip-flop during the swing-in sequence over the NOR link 114, whereby the D-flipper 115 shows the status: swing-in state or stationary operating state, and the flip-flop is set by these two synchronization words to the stationary operating condition. In that case, this would be called a successful weed test. If, after the search sequence, no other parallel synchronization word follows the first two parallel words at the first lock test, the NOR section 113 reacts so that the shift register 66 is reset and triggers a new search sequence.

Claims

1. Method for synchronizing digital information signals in a receiver (6, 7), in particular for a system with satellite broadcasting, where synchronization words (21, 22, 51, 52) and data words (23 - 50) are transmitted in regular time intervals (main frames), where the synchronization words and/or data words have a fixed and unchanging code word length, where an error-correcting code (BCH) is used for the data word transfer, where a search sequence for determining synchronization words is initiated in a swing-in sequence, and where the system in stationary operating mode is switched to a synchronization monitoring, CHARACTERIZED BY that during the synchronization monitoring, a test of the synchronization words (21, 22, 51, 52) and of the error frequency of the transmitted data words (23 - 50) is simultaneously carried out, that when synchronization is achieved, after an initial period of oscillation, it is switched to new synchronization when a data word can no longer be corrected and several subsequent synchronization words are registered as errors ktige, and that during the search for a new synchronization word and so that the search can be ended earlier, preferably only parts of the synchronization words are tried, e.g. in that only synchronization half-words are tried.

2. Method according to claim 1, CHARACTERIZED IN THAT the stationary operating state is maintained when a limited number of errors are registered in the synchronization words (21, 22, 51, 52).

3. Method according to claim 1, CHARACTERIZED IN THAT the stationary operating state is maintained when a limited number of consecutive synchronization words (21, 22, 51, 52) fall out.

4. Method according to claim 1, CHARACTERIZED IN THAT the stationary operating state is maintained when a limited number of consecutive synchronization words (21, 22, 51, 52) show a limited number of errors and/or drop out.

5. Method according to one or more of the preceding claims, CHARACTERIZED IN THAT the stationary operating state is maintained when one or more non-correctable data words (23 - 50) are received.

6. Method according to claim 5, CHARACTERIZED IN THAT for one or more non-correctable data words (23 - 50), by means of an error correction link (83), buffer storage units (84, 85, 86), an average value link (87), a switch (88), a disconnector (89) as well as data word lines (90 - 95) and control lines (96, 97) (fig. 6), there are replacement words for erroneously transmitted data, one or more times.

7. Method according to one or more of the preceding claims, CHARACTERIZED BY switching from the swing-in sequence to the stationary operating state when two or more synchronization words (21, 22, 51, 52) are found consecutively in regular time intervals.

8. Method according to one or more of the preceding claims, CHARACTERIZED BY switching from the swing-in process to the stationary state when the synchronization words (21, 22, 51, 52) and/or error-free or error-correctable data words (23 - 50) are received one or more consecutive times.

9. Device for synchronizing digital information signals in a receiver (6, 7) particularly for a system for satellite broadcasting, where synchronization words (21, 22, 51, 52) and data words (23 - 50) are transmitted in regular time intervals (main frames), where the synchronization words and/or the data words have a fixed and unchanging code word length, where an error-correcting code (BCH) is used for the data word transfer, where a search sequence for determining the synchronization word is initiated in a swing-in sequence, and where the system in stationary operating mode is switched to a synchronization monitoring, CHARACTERIZED BY a synchronization monitoring unit (10) for testing the synchronization words (21, 22, 51, 52) by means of a detector (9) for synchronization words, and a decoder (8) for data words for recording the error rate of the transmitted data words (23 - 50), and that the detector (9) for synchronization words comprises circuits (61 - 65, 101 - 103) for recognition of the synchronization words and, when achieved d synchronization after an initial period of oscillation switching to new synchronization when a data word can no longer be corrected and several subsequent synchronization words are registered as incorrect in the detector (9).

10. Device according to one or more of the preceding claims, CHARACTERIZED BY a shift register (66) for storing the recorded error frequency for the synchronization words and/or data words in the last n time sections (main frames).

11. Device according to one or more of the preceding claims, CHARACTERIZED BY the fact that a coupling (83) is arranged for error correction.

12. Device according to claim 13, CHARACTERIZED IN THAT the error correction link (83) for performing the insertion of replacement values for erroneously transmitted data is arranged to control the buffer storage units (84, 85, 86), the average value link (87), the switch (88) and the disconnector (89).

13. Device according to one or more of the preceding claims, CHARACTERIZED BY a toggle (115) for storing the status: swing-in sequence or stationary operating state.

14. Device according to one or more of the preceding claims, CHARACTERIZED IN THAT a frame bit counter (105) is arranged for counting the number of bits in the frame.

15. Device according to one or more of the preceding claims, CHARACTERIZED IN THAT the frame bit counter (195) is connected as a decryption circuit to be able to perform decryption or "descrambling".