NO133052B

NO133052B -

Info

Publication number: NO133052B
Application number: NO59972A
Authority: NO
Inventors: C Galopin
Original assignee: Thomson Csf
Priority date: 1971-03-02
Filing date: 1972-02-28
Publication date: 1975-11-17
Also published as: GB1333534A; FR2128056B1; NO133052C; ES400258A1; IT948767B; DE2209385C2; FR2128056A1; NL7202601A; DE2209385A1; SE369651B; BE780113A

Description

Den foreliggende oppfinnelse vedrorer en frekvensgenerator for generering av frekvenser av formen N«F , hvor N er et variabelt, innstillbart, helt tall og Fr en referansefrekvens avgitt fra en stabil anordning,hvilken generator omfatter en"oscillator med en variabel frekvens F og en permanent reguleringsariordning for å regulere frekvensen F/N til frekvensen F . The present invention relates to a frequency generator for generating frequencies of the form N"F, where N is a variable, adjustable, whole number and Fr a reference frequency emitted from a stable device, which generator comprises an "oscillator with a variable frequency F and a permanent regulation arrangement to regulate the frequency F/N to the frequency F .

Man minner om at slike generatorer avgir signaler med reguler-bar frekvens, hvis frekvensstabilitet er av samme størrelses-orden som stabiliteten av den hoypresisjons-referanseoscillator som styrer signalene. It is recalled that such generators emit signals with adjustable frequency, whose frequency stability is of the same order of magnitude as the stability of the high-precision reference oscillator that controls the signals.

I disse generatorer er, enten reguleringen foregår med en eller flere slbyfer, reguleringshastigheten, dvs. den tid det tar å oppnå den onskede frekvens, av størrelsesorden noen titalls millisekunder for de beste utformninger, og denne hastighet avhenger av den initiale frekvensavvikelse. In these generators, whether regulation takes place with one or more slbyfers, the regulation speed, i.e. the time it takes to achieve the desired frequency, is of the order of a few tens of milliseconds for the best designs, and this speed depends on the initial frequency deviation.

. Nærværende oppfinnelse tillater oppnåelse av meget korte regu-leringstider, av størrelsesorden noen hundredels millisekunder ved en frekvensstabilitet på 10<_3>. The present invention allows the achievement of very short regulation times, of the order of a few hundredths of a millisecond at a frequency stability of 10<_3>

Ifolge oppfinnelsen kjennetegnes den innledningsvis angitte frekvensgenerator ved at den også omfatter en temporær reguleringsanordning for å regulere frekvensen F/q til frekvensen k«F , hvor k er et helt tall stbrre enn 1 og q eNr lik ^ + e, hvor e er lik null eller er liten i forhold til ^, idet denne • temporære reguleringsånordning innstilles slik at den. avgir et feilsignal proporsjonalt med den algebraiske differanse mellom varighetene av periodene ^ og ^, og en kommuteringsanordning som for et innstilt tall N tillater suksessiv igangsetting av den temporære reguleringsanordning og derpå den permanente regu-jleringsanordning. According to the invention, the frequency generator indicated at the outset is characterized by the fact that it also includes a temporary regulation device to regulate the frequency F/q to the frequency k«F , where k is an integer greater than 1 and q eNr equal to ^ + e, where e is equal to zero or is small in relation to ^, as this • temporary regulation device is set so that it. emits an error signal proportional to the algebraic difference between the durations of the periods ^ and ^, and a commutation device which, for a set number N, allows successive initiation of the temporary regulation device and then the permanent regulation device.

Oppfinnelsen vil forstås bedre ved hjelp av nedenstående be-skrivelse i forbindelse med vedlagte tegninger, hvor The invention will be better understood with the help of the following description in connection with the attached drawings, where

fig. 1 er et skjema av en utformning av en frekvensgenerator ifolge oppfinnelsen, omfattende en enkelt sloyfe felles for de to reguleringsanordninger, fig. 1 is a diagram of a design of a frequency generator according to the invention, comprising a single sloyfe common to the two regulating devices,

fig. 2 er et prinsippskjema for realisering av elementene 5 og 6 i fig. 1, og fig. 2 is a principle diagram for realizing the elements 5 and 6 in fig. 1, and

fig. 3 er et tidsdiagram vedrorende signalene i forskjellige punkter i fig. 1. fig. 3 is a timing diagram relating to the signals at various points in FIG. 1.

I fig. 1 er vist en variabel oscillator 1 omfattende en frekvens-styreinngang, en brukerutgang 20 og en hjelpeutgang forbundet med en inngang 30 på en variabel frekvensdeler 3 som fordelaktig omfatter en fast inngangsdeler med fast delingsfprhold. " Den desimalstyrte, variable deler 3, med p styreinnganger, avgir pulser til en monostabil vippe 4 hvis kvasi-stabile tilstand har varigheten L. Utgangen fra vippen 4 er på den ene side forbundet med inngangen på en monostabil vippe 16 hvis kvasi-stabile tilstand har varigheten L, og på den annen side med en inngang 50 på en sammenlikner 5 omfattende to andre innganger 51 og 52 og en utgang 55 forbundet med en styrekrets 6 hvis utgang 61 er forbundet med styreinngangen på den variable oscillator 1. In fig. 1 shows a variable oscillator 1 comprising a frequency control input, a user output 20 and an auxiliary output connected to an input 30 on a variable frequency divider 3 which advantageously comprises a fixed input divider with a fixed division ratio. " The decimal-controlled, variable part 3, with p control inputs, emits pulses to a monostable flip-flop 4 whose quasi-stable state has the duration L. The output from the flip-flop 4 is connected on the one hand to the input of a monostable flip-flop 16 whose quasi-stable state has the duration L, and on the other hand with an input 50 of a comparator 5 comprising two other inputs 51 and 52 and an output 55 connected to a control circuit 6 whose output 61 is connected to the control input of the variable oscillator 1.

En pilotoscillator 7 med frekvensen F Sr mater en referansedeler 8. A pilot oscillator 7 with the frequency F Sr feeds a reference divider 8.

Referansedeleren 8 kan bestå av to tellere i serie hvis bruker-utganger kommuteres avvekslende av en kommutator på inngangen The reference divider 8 can consist of two counters in series whose user outputs are alternately switched by a commutator on the input

til en bistabil vippe, idet utgangen fra den bistabile vippe '^^ut^jdr^utgangen fra referansedeleren 8. Den forste av disse tellere gir en utgangspuls for k pulser fra pilotoscillatoren. 7, og den annen teller gir en utgangspuls for k pulser fra forste teller. Således avgir referansedeleren . så lenge disse to tellere ikke er nullstillet> etter som brukerutgangen fra forste eller annen teller kommuteres og med hensyn til den to a bistable flip-flop, the output from the bistable flip-flop '^^out^jdr^the output from the reference divider 8. The first of these counters provides an output pulse for k pulses from the pilot oscillator. 7, and the second counter gives an output pulse for k pulses from the first counter. Thus the reference divisor emits . as long as these two counters are not reset> after which the user output from the first or second counter is switched and with regard to the

■v ■v

supplementære deling med 2 ved hjelp av en bistabiFl vippe, fir-kantsignaler hvis respektive frekvenser er k.F_ = P . supplementary division by 2 using a bistable flip-flop, square signals whose respective frequencies are k.F_ = P .

r <W>~ r<W>~

Referansedeleren 8 omfatter likeledes en nullstillingsinngang The reference divider 8 also includes a reset input

23 for sine to tellere og to styreinnganger 34 og 35 for styring av kommutatoren. 23 for its two counters and two control inputs 34 and 35 for controlling the commutator.

Utgangen fra deleren 8 er for det forste forbundet med sammenliknerens 5 inngang 51, og for det annet med styreinngangen på The output from the divider 8 is firstly connected to the input 51 of the comparator 5, and secondly to the control input on

en monostabil vippe 9, hvis kvasi-stabile periode også er L, og hvis utgang er forbundet med sammenliknerens 5 inngang 52. a monostable flip-flop 9, whose quasi-stable period is also L, and whose output is connected to the input 52 of the comparator 5.

Utgangen fra den monostabile vippe 16 er forbundet med en inngang på en OG-port 17 hvis utgang for det forste er forbundet med inngangen 26 på en ELLER-port 2 og for det annet til inngangen 28 på en teller 18, som her består av en bistabil vippe. Utgangen fra ELLER-porten 2 er forbundet med nullstillingsinn-gangen 23 på referansedeleren 8 og med en nullstillingsinngang 31 på den variable deler 3. The output of the monostable flip-flop 16 is connected to an input of an AND gate 17 whose output is firstly connected to the input 26 of an OR gate 2 and secondly to the input 28 of a counter 18, which here consists of a bistable seesaw. The output from the OR gate 2 is connected to the reset input 23 on the reference divider 8 and to a reset input 31 on the variable divider 3.

Styrekretsen 6 er likeledes gjennom en annen inngang 60 forbundet til utgangen på en digital/analog-omformer 10. The control circuit 6 is likewise connected through another input 60 to the output of a digital/analog converter 10.

Generatoren omfatter en gruppe innganger 41 som bestemmer den bnskede frekvens og en synkroniserings-hjelpeinngang 40. De forskjellige inngangsspenninger kan f.eks. stamme fra en fjern-styringsmottager 14. Kretsens innganger 41 er forbundet til inngangene på en innstillingsanordning 13 som omfatter tre grupper utganger, nemlig en forste gruppe forbundet til digital-inngangene på omformeren 10, en annen gruppe som i digital form, desimalform i nærværende eksempel, avgir forholdet N mellom den bnskede frekvens F og frekvensen F , og en tredje gruppe som på samme måte bestemmer forholdet q = ^ . To bryteranordninger 12 og 11, hvis innganger henholdsvis er forbundet til den annen og tredje gruppe utganger på innstillingsanordningen 13 har sine respektive utganger forbundet til de forskjellige styreinnganger på den variable deleren 3 via ELLER-porter, vist stiplet, slik at den variable deleren 3 utforer en divisjon med N eller med q, alt efter den av bryteranordningene 12 eller 11 som er sluttet, idet den andre forblir åpen. The generator comprises a group of inputs 41 which determine the desired frequency and a synchronization auxiliary input 40. The different input voltages can e.g. originating from a remote control receiver 14. The inputs of the circuit 41 are connected to the inputs of a setting device 13 which comprises three groups of outputs, namely a first group connected to the digital inputs of the converter 10, a second group which in digital form, decimal form in the present example , gives the ratio N between the desired frequency F and the frequency F , and a third group which similarly determines the ratio q = ^ . Two switch devices 12 and 11, whose inputs are respectively connected to the second and third group of outputs on the setting device 13 have their respective outputs connected to the different control inputs on the variable divider 3 via OR gates, shown dashed, so that the variable divider 3 performs a division with N or with q, depending on which of the switch devices 12 or 11 is closed, the other remaining open.

Generatorens inngang 40 er forbundet med en av styreinngangene 21 på en bistabil vippe 15, hvis annen styre inngang 22 er'forbundet med tellerens 18 utgang. Den ene av de to utganger fra vippen 15 er forbundet med styreinngangen 24 på bryteranordningen 11 og styreinngangen 34 på referansedeleren 8, og den andre med styreinngangen 25 på bryteranordningen 12, og med en sperreinngang på porten 17. Inngangen 40 er likeledes forbundet med en inngang 27 på ELLER-porten 2 og med en null-still ingsinngang 29 på telleren 18. The generator's input 40 is connected to one of the control inputs 21 on a bistable flip-flop 15, whose other control input 22 is connected to the counter's 18 output. One of the two outputs from the rocker 15 is connected to the control input 24 on the switch device 11 and the control input 34 on the reference divider 8, and the other to the control input 25 on the switch device 12, and to a blocking input on the gate 17. The input 40 is likewise connected to an input 27 on the OR gate 2 and with a zero setting input 29 on the counter 18.

Virkemåten skal beskrives under henvisning til tidsdiagrammet The operation must be described with reference to the timing diagram

i fig. 3, hvor de signaler som fremkommer på klemmene 40, 51, 52 og 50, er påfort med samme nummer. in fig. 3, where the signals that appear on terminals 40, 51, 52 and 50 are continued with the same number.

Anordningen virker som folger: The device works as follows:

Efter innstilling av en ny frekvens ved hjelp av inngangene 41, stiller en synkroniseringspuls, påtrykt inngang 40 ved tiden t (fig. 3) , telleren 18 og delerne 3 og 8 tilbake til null, After setting a new frequency using inputs 41, a synchronizing pulse, applied to input 40 at time t (fig. 3), sets the counter 18 and dividers 3 and 8 back to zero,

de siste via ELLER-porten 2. the latter via the OR gate 2.

Videre nullstiller synkroniseringspulsen også vippen 15 som opp-hever sperringen av porten 17. Videre åpner vippen 15 bryteranordningen 12 og sperrer bryteranordningen 11, hvilket bringer delerens 3 divisjonsforhold til verdien q. Endelig styrer synkroniseringspulsen fremkomsten av frekvensen k-F^. på referansedelerens 8 utgang. Furthermore, the synchronization pulse also resets the flip-flop 15, which cancels the blocking of the gate 17. Furthermore, the flip-flop 15 opens the switch device 12 and blocks the switch device 11, which brings the division ratio of the divider 3 to the value q. Finally, the synchronizing pulse controls the appearance of the frequency k-F^. on the reference divider's 8 output.

Anordningen 13 avgir de ovenfor nevnte signaler på sin annen og sin tredje gruppe utganger, og på sin forste gruppe utganger et /digitalsignal som påtrykkes omformeren 10. The device 13 emits the above-mentioned signals on its second and third group of outputs, and on its first group of outputs a digital signal which is applied to the converter 10.

Omformeren 10, hvis oppbygning avhenger av den variable oscillators 1 frekvens/styresignal-karakteristikk, avgir til denne, via kretsen 6, et styresignal tilnærmet svarende til frekvensen F Påvirket av dette styresignal gir oscillatoren én frekvens The converter 10, whose structure depends on the frequency/control signal characteristic of the variable oscillator 1, emits to it, via the circuit 6, a control signal approximately corresponding to the frequency F. Influenced by this control signal, the oscillator gives one frequency

F +Af. Den absolutte maksimalverdi av forholdet A F be- F + Off. The absolute maximum value of the ratio A F be-

e Fe e Fe

tegnes a, og L velges lik a«9 . a is drawn, and L is chosen equal to a«9 .

Videre avgir den variable deleren 3, som nullstilles ved tiden t , ved tiden t' en kort puls som av vippen 4 transformeres til en puls 1^ med bredde L. Da perioden t1 - tQ er lik F , har vi (idet vi ser bort fra 2. ordens ledd): e Pulsen 1^ påtrykkes den monostabile vippe 16. Denne vippe, som er forsynt med en utgangsdifferensiator, avgir ved enden av tiden L en smal puls ved pulsens 1^ bakkant, dvs. ved tiden t<1> + 2L =" t' . Denne puls påtrykkes via porten 17 for det forste til ELLER-porten 2 for å nullstille tellerne i delerne 3 og 8, og for det annet til telleren 18. Furthermore, the variable divider 3, which is reset at time t , emits at time t' a short pulse which is transformed by the flip-flop 4 into a pulse 1^ with width L. Since the period t1 - tQ is equal to F , we have (ignoring from the 2nd order term): e The pulse 1^ is applied to the monostable flip-flop 16. This flip-flop, which is equipped with an output differentiator, emits at the end of time L a narrow pulse at the trailing edge of the pulse 1^, i.e. at time t<1> + 2L =" t' . This pulse is applied via gate 17 firstly to OR gate 2 to reset the counters in dividers 3 and 8, and secondly to counter 18.

På inngangen 51 oppstår.da mellom tidene t og t^ et signal At the input 51, a signal then occurs between times t and t^

R, med nivå "0" mellom t og t + tc, med nivå "1" mellom R, with level "0" between t and t + tc, with level "1" in between

1 Q o o 2. 1 Q o o 2.

tQ + t og tQ + Q og med nivå "0" mellom tQ + 0 og t^. tQ + t and tQ + Q and with level "0" between tQ + 0 and t^.

Utgangen fra vippen 9 velges slik at der på inngang 52, mellom tidene tQ og t^ oppstår et signal R'^ med nivå "1" mellom t og t + nivå "0" mellom t + ^ og t +0+Log igjen The output from the flip-flop 9 is selected so that at input 52, between times tQ and t^, a signal R'^ occurs with level "1" between t and t + level "0" between t + ^ and t +0+Log again

3 o 2 o .2 o . 3 o 2 o .2 o .

nivå "1" mellom t + 9 + L og t^. Samtidige signalpar som opp-nås på samme måte som R^ og R'^ påtrykkes så henholdsvis sammenlignerens 5 innganger 51 og 52 så lenge telleren 18 på sin inngang .28 ikke har mottatt det antall pulser som svarer til det bnskede antall m av disse samtidige signalpar. Når dette antall er nådd, avgir telleren 18 et signal som trigger vippen 15. level "1" between t + 9 + L and t^. Simultaneous signal pairs which are obtained in the same way as R^ and R'^ are then applied to the comparator's 5 inputs 51 and 52, respectively, as long as the counter 18 has not received the number of pulses on its input .28 that corresponds to the desired number m of these simultaneous signal pair. When this number is reached, the counter 18 emits a signal which triggers the flip-flop 15.

Her er m antatt lik 1, hvorfor telleren 18 reduseres til en vippe, hvilket gjor at vippen 15 trigges ved tiden t^. I det tilfelle da m er stbrre enn 1, utlbser bakkanten på den (i-l)te puls 1^ (i - 2, 3, ...m), ved enden av en periode L, dannelsen av signaler i likhet med den som startes ved tiden t , idet tel-te Here, m is assumed equal to 1, which is why the counter 18 is reduced to a flip-flop, which causes the flip-flop 15 to be triggered at time t^. In the case that m is greater than 1, the trailing edge of the (i-l)th pulse 1^ (i - 2, 3, ...m), at the end of a period L, triggers the generation of signals similar to the one that is started at time t , as tel-te

leren 18 avgir signal forst efter den m puls i The sensor 18 emits a signal only after the m pulse i

Triggingen av vippen 15 har fblgende virkninger: The triggering of the toggle 15 has the following effects:

- port 17 sperres, og bryter fra nå av matningen av telleren 18, såvel som befordringen av nullstillingssignalene til delerne 3 og 8. - port 17 is blocked, and from now on the supply of the counter 18, as well as the transmission of the reset signals to the dividers 3 and 8, is cut off.

bryteranordningen 11 åpnes og 12 sperres, hvilket bringer delerens 3 divisjonsforhold til N. the switch device 11 is opened and 12 is blocked, bringing the divider's 3 division ratio to N.

via referansedelerens 8 kommutator styrer den avgivelsen av frekvensen Fr på dennes utgang. via the reference divider's 8 commutator, it controls the output of the frequency Fr at its output.

Ved tiden t^ skjer da folgende: At time t^ then the following happens:

- Den variable deleren 3 avgir korte pulser med frekvens F/N, hvor F er den variable oscillators r frekvens. Disse korte pulser omformes av vippen 4 til pulser med bredde L. - Referansedeleren 8 som ikke lenger er nullstilt, avgir et firkantsignal med frekvens F;r og periode Tr som oppviser et "l"-nivå i lbpet av hver annen halvperiode, og vippen 9 avgir da et signal R'^ som, i forhold til det signal som ville vært oppnådd ved enkel inversering av nivåene i R^, oppviser "0"-nivåer hvis varighet er forlenget med L, og andre "1"-nivåer enn det forste, redusert med varigheten L. - The variable divider 3 emits short pulses with frequency F/N, where F is the frequency of the variable oscillator r. These short pulses are transformed by the flip-flop 4 into pulses of width L. - The reference divider 8 which is no longer set to zero emits a square signal with frequency F;r and period Tr which exhibits an "l" level in the lbpet of every other half-period, and the flip-flop 9 then emits a signal R'^ which, compared to the signal that would have been obtained by simple inversion of the levels in R^, exhibits "0" levels whose duration is extended by L, and "1" levels other than that first, reduced by the duration L.

Sammenligneren 5 som. i 50 påtrykkes en puls 1^,består, som vist i fig. 2, hovedsaklig av to OG-porter 53 og 54, hvorav den forste mates over inngangene 50 og 51 på sammehlignerén, og den andre over inngangene 50 og 52, idet begge disse porter mater sammenlignerens utgang, den andre via en nivå-inverter 56. The comparator 5 which. in 50, a pulse 1^, is applied, as shown in fig. 2, mainly of two AND gates 53 and 54, the first of which is fed via the inputs 50 and 51 of the comparator, and the second via the inputs 50 and 52, as both these gates feed the output of the comparator, the second via a level inverter 56.

Det fremgår av fig. 3 at under disse'omstendigheten' vil., It appears from fig. 3 that under these 'circumstances' will.,

hvis å F =0, f = t + 0 , sammenligneren 5 avgi intet signal. Hvis A F er positiv, dvs. hvis t'^ (t + ø), avgir sammenligneren 5 et positivt signal. Hvis A F er negativ, dvs. t'> t + 9, avgir sammenligneren 5 et negativt signal. if to F =0, f = t + 0 , the comparator 5 emits no signal. If A F is positive, i.e. if t'^ (t + ø), the comparator 5 emits a positive signal. If A F is negative, i.e. t'> t + 9, the comparator 5 outputs a negative signal.

Kretsen 6 er hovedsaklig en hukommelses-addisjonskréts som bestemmer summen av utgangssignalet fra omformeren 10 og det signal som resulterer av integrasjon av de suksessive utgangs-signaler fra sammenligneren 5. The circuit 6 is essentially a memory addition circuit which determines the sum of the output signal from the converter 10 and the signal resulting from integration of the successive output signals from the comparator 5.

I fig. 2 er vist de ovenfor nevnte porter 53 og 54 og inverteren 56 såvel som sammeniignerens innganger 50, 51, 52 og utgang 55. In fig. 2 shows the above-mentioned gates 53 and 54 and the inverter 56 as well as the common owner's inputs 50, 51, 52 and output 55.

Denne siste er forbundet til en ende av en motstand 57, hvis The latter is connected to one end of a resistor 57, if

andre ende er forbundet til basis på en transistor 63, hvis " koXlektor er forbundet til en positiv spenningskiIdé, og hvis emitter er satt til jord gjennom en lastmotstand 64. Transis-torens emitter er også forbundét til utgangen 61 på en styrekrets 6. Inngang 60 som er koblet til utgangen på omformeren 10, er forbundet til en forste klemme på en kondensator 62, hvis annen klemme 65 er forbundet til basis på transistoren 63. Når other end is connected to the base of a transistor 63, whose collector is connected to a positive voltage source, and whose emitter is grounded through a load resistor 64. The transistor's emitter is also connected to the output 61 of a control circuit 6. Input 60 which is connected to the output of the converter 10, is connected to a first terminal of a capacitor 62, whose second terminal 65 is connected to the base of the transistor 63. When

pulsen 1^ påtrykkes, får kondensatorklemmen 65 en ladning Q-= Qq \_{ tQ + 0) - t"] , hvor Qq i dette :eksempel, er: positiv. ■ ■ : - \, the pulse 1^ is applied, the capacitor clamp 65 gets a charge Q-= Qq \_{ tQ + 0) - t"] , where Qq in this :example, is: positive. ■ ■ : - \,

Fra tiden t'^ bestemmer7 signalet. R£ sammen, med signalet R1 ^ sammenliknihgslukene mellom tidene t^ = -t^ + ni-jIV (hyor.m er et helt tall) og t^ - L.' Med disse sammenl.ikningsluker sammen-liknes pulsene I». ' ' • - •' From the time t'^ determines7 the signal. R£ together, with the signal R1 ^ comparing the gaps between the times t^ = -t^ + ni-jIV (hyor.m is an integer) and t^ - L.' The pulses I are compared with these comparison slots. ' ' • - •'

Sammenlikningen utfores på samme måte som for puls 1^. med sammenliknings!uken mellom tidene t '+ O og tQ" + 0 +' L bestemt av signaléne R^ og R1^. Sammenlikningen av 1^ bestemmer en' ladning Q' = QQ(it) på kondensatorens 62 klemme 65, hvor At er den positive eller negative forskyvning mellom en puls fra. den variable deleren og den tilsvarende sammenlikningsluke. :. The comparison is carried out in the same way as for pulse 1^. with the comparison week between the times t' + O and tQ" + 0 +' L determined by the signals R^ and R1^. The comparison of 1^ determines a' charge Q' = QQ(it) on the terminal 65 of the capacitor 62, where At is the positive or negative offset between a pulse from the variable divider and the corresponding comparison slot.

Fra dette oyeblikk kompenserer de tilsvarende variasjoner i styresignalet enhver eventuell avvikelse i den variable oscillator 1. Eksempelvis skal vi betrakte hva som skjer når det skal dannes en frekvens hvis verdi er F e = 4352, idet den betraktede enhet er frekvensgeneratorens takt, dvs. Fr. From this moment on, the corresponding variations in the control signal compensate for any possible deviation in the variable oscillator 1. For example, we shall consider what happens when a frequency whose value is F e = 4352 is to be formed, the unit considered being the rate of the frequency generator, i.e. Fr .

Den variable oscillators 1 forste periode, som ennå bare sty-res av signalet fra omformeren•10, har samme noyaktighet ± a. som omformeren. The first period of the variable oscillator 1, which is still only controlled by the signal from the converter•10, has the same accuracy ± a. as the converter.

I lopet av denne forste periode er den variable delerens divisjonsforhold q = ^, og hvis man setter k lik 10, hvilket er logisk og forenkler innstillingsanordningen 13 for den dobbelte 4352 styring av deleren, folger da at q = ^Q = 435, idet divisjo-nen med k ikke tar hensyn til sifrene til hoyre for kommaet i kvotienten. Den ved slutten av forste periode utforte sammenlikning reduserer således feilen i den variable oscillators 1 utgangsfrekvens til enh<ete>^ av Fe , det vil i det betraktede tilfelle si 435^- Ved a bruke referansefrekvensen Fr blir In the course of this first period, the division ratio of the variable divider is q = ^, and if one sets k equal to 10, which is logical and simplifies the setting device 13 for the double 4352 control of the divider, then it follows that q = ^Q = 435, as the divisor -nen with k does not take into account the digits to the right of the comma in the quotient. The comparison carried out at the end of the first period thus reduces the error in the output frequency of the variable oscillator 1 to a unit<ete>^ of Fe , which in the considered case means 435^- By using the reference frequency Fr

2 - e denne feil korrigert ved slutten av forste periode. I den ut-strekning de to monostabile vipper 4 og 9 har samme varighet av den kvasi-stabile tilstand L = a 0, og i den utstrekning■de kret-ser som utgjor reguleringssloyfen, er hurtigere kretser,■avgir oscillatoren 1 frekvensen Fg= 4352 med samme noyaktighet som pilbtoscillatorens'7 frekvens; og denne noyaktighet opprett- 2 - e this error corrected at the end of the first period. To the extent that the two monostable flip-flops 4 and 9 have the same duration of the quasi-stable state L = a 0, and to the extent that the circuits that make up the control loop are faster circuits, the oscillator 1 emits the frequency Fg= 4352 with the same accuracy as the pilbtooscillator'7 frequency; and this accuracy create-

holdes i de påfolgende perioder. held in the following periods.

t t

i in

Selvsagt er oppfinnelsen ikke begrenset til den beskrevne eller Of course, the invention is not limited to the one described or

viste utformning.. Således kan man tenke seg en variabel faktor k og et signal som representerer mer enn én periode. Man kan også bruke to forskjellige sloyfer for de respektive sammen- shown design.. Thus one can imagine a variable factor k and a signal that represents more than one period. You can also use two different sloyfers for the respective combined

likninger som utfores av frekvensene k.F^ og F , eller en enkelt slbyfe omfattende to sammenlikningsorganer, det ene, med stor forsterkning og som brukes ved sammenlikning, med k«F det andre med lav forsterkning og som,bare brukes ved sammenlikning med F^. equations performed by the frequencies k.F^ and F , or a single slbyfe comprising two comparators, one, with high gain and which is used for comparison, with k«F the other with low gain and which is only used for comparison with F^.

Oppfinnelsen kan også brukes for enhver frekvenssyntetisator The invention can also be used for any frequency synthesizer

som omfatter minst én frekvensgenerator ifolge oppfinnelsen. which comprises at least one frequency generator according to the invention.

Claims

1. Frequency generator for generating frequencies of the form N-Fr, where N is a variable, adjustable, whole number and Fr

a reference frequency emitted from a stable device (7, 8), which generator comprises an oscillator (1) with variable frequency F" and a permanent regulation device (3, 4, 5, 6) to regulate the frequency F/N to the frequency F, characterized in that it also comprises another temporary regulation device (3, 4, 5, 6) to regulate the frequency F/q to the frequency k.F , where k is an integer greater than 1 and q is equal to N z- + e, where e is equal to zero or small in relation to N^, the temporary regulation device being set so that it emits an error signal proportional to the algebraic difference between the durations of the periods k^F^ and ^f, and a commutation device (2, 11, 12 , 15, 16, 17, 18) which, for a set number N, allows successive initiation of the temporary control device and then the permanent control device.

2. Frequency generator as specified in claim 1, characterized in that the temporary regulation device comprises one unit (3-4) which is fed from the* variable frequency oscillator: (10 and emits m pulses 1^ with duration L and whose leading edges appear at respectively the times T^, T^, •••Tm/ where = + tQ, where tQ is the time when a synchronization pulse , from the generator emerges, and where, for m greater than or equal to 2. Ti = t<1>^ + |f + L, where t^~^ is the time when the trailing edge of the (i-l)th pulse 1^ appears, with i greater than 1 and less than or equal to m, and further comprises a generator device (8-9) which successively emits m pairs of simultaneous signals R^ and R1^ which respectively begin at times tQ, T^, T ? ••••Tm i' as R^ and R'^ from the corresponding starting time respectively exhibit levels "0" and "1" until the time RT^ - c, with c situated between ^r; and L, levels "1" and "0" between the times kp^ - c and r? , the same level between the times jrp— and jjp-^ + L, and levels "0" and "1" between the time + L and the starting point for the following times, and finally comprising a comparator (5) which receives the m signals R^ and R<1> and the m pulses 1^, the comparator's output being connected to the oscillator's control input.

3. Frequency generator as specified in one of claims 1 and 2, characterized in that it further comprises a circuit (6 - 10) which allows the application of a first signal, which is a function of the set number N, to the variable frequency oscillation rs control input at the same time as the temporary regulation device is started.

4. Frequency generator as specified in claim 3, characterized in that the named circuit consists of a digital/analog converter (10) which, over a capacitor (62 - 65) placed at the variable oscillator's control input, provides a charge which initiates a first approximate control of the frequency N-F to be processed, r

5. Frequency generator as stated in claim 2, characterized by ..'! that the permanent regulation device is made up of a comparator (5) whose input is pressed for the first pulse !„ with width L emitted at the end of each period by a signal with frequency F/N, where the beginning of the first period corresponds to time T<1 > = tm + L, with tm being the time when the trailing edge of m th pulse 1^ arrives, and secondly signals R and signals R'2, with R2 having a period of ~i? r~ = T and exhibits a "0" level between the times r T' + jT r and T' + (j+l)T r- d, and an "l" level between the time points T" + ( j+l)T - d and T' + (j+l)T , with j =0, 1, 2..f, j o r o r and d lying between T r and L, R' ^ being the signal which, in relation to the signal that would have been obtained by simple inversion of the levels of R2/, exhibits other "0" levels extended by the duration of L, and hence other "l" levels than the first, reduced by the duration L.

6. Frequency generator as stated in claim 5, characterized in that the comparator (5) used in the permanent regulation device is the same as the one used in the temporary regulation device.

7. Frequency generator as specified in claim 5, characterized in that the comparator used in the temporary regulation device has greater amplification than that used in the permanent regulation device.