NL8900540A - Halfgeleiderinrichting. - Google Patents

Description

N.V. Philips' Gloeilampenfabrieken "Halfgeleiderinrichting".

De uitvinding heeft betrekking op een halfgeleiderinrichting met een, aan een oppervlak van een halfgeleiderlichaam gevormde ladingsgekoppelde geheugeninrichting van het SPS-type, omvattende: - een serieingangsregister bevattende een reeks van ladingsopslagplaatsen waarin data in de vorm van ladingspakketten kunnen worden opgeslagen.

- een met het serieingangsregister gekoppelde parallelsectie omvattende een aantal naast elkaar gelegen parallelregisters die elk met een der opslagplaatsen van het serieingangsregister corresponderen.

- een stelsel van klokelektroden die via kloklijnen zijn verbonden met klokspanningsbronnen voor het aanleggen van klokspanningen met een eerste niveau waarbij in het halfgeleiderlichaam een potentiaalput wordt geïnduceerd waarin lading kan worden opgeslagen en een tweede niveau, waardoor lading naar een naburige opslagplaats wordt geduwd.

- een ingangstrap in serie met het serieingangsregister, omvattende een ingangsdiode en een, tussen de diode en de eerste opslagplaats van het serieingangsregister gelegen bemonsteringselektrode, die via een van de kloklijnen met andere klokelektroden van het serieingangsregister is verbonden, en waarmee in het halfgeleiderlichaam een potentiaalput kan worden geïnduceerd, waarin met behulp van de ingangsdiode ladingspakketten kunnen worden gevormd die informatief zijn voor toegevoerde data.

- signaaltoevoermiddelen voor het toevoeren van data die door de ingangstrap in ladingspakketten worden omgezet.

Inrichtingen van dit type zijn bijvoorbeeld bekend uit hoofdstuk 4 "Application of CCD's to Memories" van Kosonocky en Zaininger, gepubliceerd in het boek "Charge Coupled Devices and Systems" uitgegeven door Howes en Morgan (John Wiley and Sons, New York 1980). Een mogelijke toepassing van CCD-geheugens is onder meer beschreven in het artikel "A digital field memory for television receivers", van Pelgrom et. al, gepubliceerd in IEEE Transactions on Consumer Electronics, Vol CE-29

No. 3, Aug.'83, pg. 242/248. Hierin wordt een geheugen beschreven waarin videosignalen van 1 TV beeld 8 bits gecodeerd serieel worden ingelezen in het ingangsregister, en aan de uitgang van het uitgangsregister weer serieel worden uitgelezen.

In het hierboven genoemde boek van Howes en Morgan is al aangegeven dat klokspanningen kunnen worden gebruikt waarbij de spanning op een elektrode waar lading onder is opgeslagen, gereduceerd wordt, waardoor de potentiaalput onder deze elektrode minder diep wordt en de lading naar een naburige opslagplaats wordt getransporteerd. Vanwege het duweffect dat bij dit ladingstransport optreedt wordt deze wijze van bedrijf vaak met de Engelse benaming "push-clocking" aangeduid. Naast deze methode is ook de z.g. "drop-clocking" methode bekend waarbij lading die onder een eerste elektrode is opgeslagen wordt getransporteerd door de spanning op een naburige elektrode te verhogen waardoor onder de naburige elektrode een diepere potentiaalkuil wordt gevormd.

Doordat de opslagcapaciteit niet, zoals bij de “drop-clocking" methode, wordt bepaald door inwendige potentiaalbarriéres, kan de ladingsopslagcapaciteit bij de "push-clocking" methode groter zijn. Het in te lezen signaal kan worden toegevoerd aan de ingangsdiode of aan een afzonderlijke, tussen de bemonsteringselektrode en de ingangsdiode gelegen signaalelektrode. Tijdens het inlezen wordt onder de bemonsteringselektrode een ladingspakket gevormd dat een maat is voor de ingelezen data. Bij binaire data kan deze lading een hoeveelheid Q bedragen voor een "1" en een nullading voor het signaal "0". Na het inlezen kan deze lading op de hiervoor beschreven "push-clocking" door het ingangsregister worden getransporteerd,en, wanneer het ingangsregister vol is, worden overgeheveld in de parallelsectie.

Gebleken is dat bij het uitlezen van ingevoerde data bij de hier beschreven "push-clocking" methode vaak deformatie van de signalen optreedt. Nadere onderzoekingen wezen uit dat deze deformatie het sterkst was bij data die getransporteerd werden via de parallelregisters die het dichtst bij de ingang waren gelegen.

De uitvinding beoogt onder meer een met push-clocking te bedrijven SPS-geheugen te geven waarin data althans praktisch zonder distorsie kunnen worden opgeslagen.

Zoals hierna nog nader wordt toegelicht berust de uitvinding daarbij onder meer op het inzicht dat deze distorsie vermeden kan worden door te zorgen dat tijdens het serie-parallel transport de ladingsopslagplaats onder de bemonsteringselektrode leeg is.

Een halfgeleiderinrichting volgens de uitvinding is daardoor gekenmerkt dat een onderbrekingstrap aanwezig is voor het onderbreken van de toevoer van de data in de potentiaalput onder de bemonsteringselektrode wanneer het serieingangsregister gevuld is, op een zodanig tijdstip dat bij het transporteren van de ladingspakketten van het serieingangsregister in de parallelsectie het gedeelte van het halfgeleiderlichaam onder de bemonsteringselektrode vrij is van informatierepresenterende ladingspakketten.

Met behulp van de onderbrekingstrap kan worden bereikt dat de ladingsput onder de bemonsteringselektrode leeg is, wanneer het serieingangsregister met data is gevuld. Zoals al hiervoor is aangegeven, wordt bij "push-clocking" de lading althans gedeeltelijk weggeduwd. In het normale serietransport wordt de aldus weggeduwde lading opgevangen in de opslagplaats, volgend op de opslagplaats waaruit hij wordt weggeduwd. Tijdens de serie-parallelovergang wordt de lading die in de opslagplaatsen in het serieingangsregister is opgeslagen op analoge wijze in de parallelsectie getransporteerd. Doordat de bemonsteringselektrode ook met de kloklijnen van het serieingangsregister is verbonden - hetgeen voordelig is omdat daardoor een extra klok kan worden uitgespaard, kan bij afwezigheid van de onderbrekingstrap ook onder de bemonsteringselektrode lading worden opgeslagen wanneer het serieingangsregister gevuld is. Tijdens het serie-paralleltransport kan deze lading tengevolge van de push-clocking het substraat worden ingeduwd, en via het substraat bij ladingspakketten die in naburige opslagplaatsen zijn opgeslagen, worden gevoegd. Door in de inrichting volgens de uitvinding de ladingstoevoer naar de opslagplaats onder de bemonsteringselektrode tijdig te onderbreken kan de genoemde signaaldegradatie in het geheugen praktisch geheel worden vermeden.

Deze ladingstoevoer kan bijvoorbeeld worden onderbroken door vlak voor de serie-parallel-overgang een sperspanning aan de ingangsdiode te leggen.

Een voorkeursuitvoering is daardoor gekenmerkt dat de onderbrekingstrap deel uitmaakt van de signaaltoevoermiddelen.

De uitvinding zal nader worden toegelicht aan de hand van een uitvoeringsvoorfaeeld en de bijbehorende schematische tekening waarin

Fig. 1 het blokschema van een SPS-geheugen volgens de uitvinding geeft;

Fig. 2 een schematisch bovenaanzicht geeft van de serie-parallel-overgang van het SPS-geheugen volgens Fig. 1;

Fig. 3a een doorsnede langs de lijn III-III in Fig. 2 van het serielngangsregister geeft;

Fig. 3b potentiaalprofielen in het in Fig. 3a weergegeven deel toont op verschillende tijdstipen t;

Fig. 4 een aantal, aan de inrichting aan te leggen klokspanningen toont als functie van de tijd t;

Fig. 5 het blokschema van een uitvoeringsvorm van de data-onderbreektrap van de inrichting geeft;

Het SPS-geheugen dat in blokschema in Fig. 1 is weergegeven, omvat een op zichzelf bekend serielngangsregister 1, een serieuitgangsregister 2 een een tussen het serielngangsregister en het serieuitgangsregister gelegen parallelsectie 3, die de eigenlijke geheugenmat vormt. Het serielngangsregister 1 en het serieuitgangsregister 2 worden gevormd door ladingsgekoppelde inrichtingen met ladingstransport in horizontale richting, in dit uitvoeringsvoorfaeeld van links naar rechts. De parallelsectie omvat een aantal naast elkaar gelegen ladingsgekoppelde inrichtingen met ladingstransport in verticale richting, van het ingangsregister 1 naar het uitgangsregister 2.

De wijze waarop een dergelijk geheugen wordt bedreven is algemeen bekend. De data worden eerste in serie in het ingangsregister ingelezen. Wanneer dit register vol is, worden de data parallel in de parallelsectie 3 overgeheveld, en parallel naar beneden getransporteerd. Wanneer de eerste rij van opslag of geheugenplaatsen in de parallelsectie weer leeg is, kan een volgende rij van data in de parallelsectie worden ingevoerd en verder worden getransporteerd. Op deze wijze kan de gehele parallelsectie met data worden gevuld. Voor het uitlezen worden de data in de onderste rij van geheugenplaatsen in de parallelsectie, parallel van de parallelsectie 3 overheveld in het horizontale uitgangsregister 2, en aan de uitgang van dit register in serie uitgelezen.

Deze eenvoudige wijze van bedrijf geldt voor uitvoeringen waarbij elke opslagplaats in de horizontale registers 1 en 2 corresponderen met een enkel verticaal register van de parallel-sectie. Vaak worden SPS-geheugens zodanig ontworpen dat per opslagplaats van de horizontale registers 1 en 2, twee naast elkaar gelegen, verticale registers van de parallel-sectie corresponderen. Een dergelijke constructie vereist voor het inlezen en het uitlezen een iets ingewikkelder procedure. Bij het inlezen worden van de bovente rij van de parallel-sectie eerst de parallel-registers 1,3, 5 enz. met oneven rangnummers, gevuld, waarna via het serie-ingangsregister de bovenste plaatsen in de even parallel-registers worden gevuld (interlacing). Het uitlezen vindt op analoge wijze, in twee achtereenvolgende stappen plaats (deinterlacing). Deze procedures zijn ondermeer beschreven in het boek van Howes en Morgan.

De in te voeren data, afkomstig van een bron 4, kunnen bijvoorbeeld bestaan uit 8 bits gecodeerde T.V.-signalen en worden aan de ingang van het serie-ingangsregister 1 toegevoerd via een circuit 5 waarop hierna nog wordt ingegaan.

Figuur 2 geeft in bovenaanzicht een deel van het ingangsregister 1 met de ingangstrap en een aansluitend deel van de parallel-sectie weer; Figuur 3 geeft een doorsnede van het ingangsregister 2.

In Figuur 2 zijn de kanalen van de ladingsgekoppelde inrichting met punt-streeplijnen weergegeven. De kanaalbegrenzings-gebieden 6 die de kanalen (registers) lateraal in het halfgeleider-lichaam begrenzen, zijn donkerder weergegeven. Het ingangsregister 1 is voorzien van een elektrodensysteem 7-10 waarmee het register, bij wijze van voorbeeld, als een 4-phase CCD wordt bedreven. De elektroden 7, onderling onderscheiden door de referenties a, b, enz., zijn verbonden met de kloklijn 11, via welke de door de bron 15 geleverde klok 0., wordt toegevoerd. Op analoge wijze wordt aan de elektroden 8a, b enz. via de kloklijn 12 de klok 02 aangelegd, terwijl aan de elektroden 9 en 10 via respectievelijk de kloklijnen 13 en 14 de klokken 0-j respectievelijk 0^ worden aangelegd. De ingang van het register 1 bevat een n+-ingangsdiode 16, die in Figuur 2 gearceerd is weergegeven en via een aansluiting 17 aan een referentiespannings Vref wordt gelegd. Tussen de diode en de eerste klokelektrode 8a is een ingangstransport 18 gelegen via welke de door de bron 4 (Figuur 1) geleverde digitale ingangssignalen worden toegevoerd.

De elektroden 7-10, 18 zijn op de gebruikelijke wijze in een twee-laags overlappende configuratie aangebracht. De randen van de elektroden in de onderste laag die door de elektroden van de bovenste laag zijn bedekt, zijn in Figuur 2 met onderbroken lijnen getekend.

Van de parallel-sectie 3 zijn in het bovenaanzicht volgens figuur 2 vijf registers 19 getekend, die onderling zijn gescheiden door de kanaal begrenzingsgebieden 6. Van het elektrodenstelsel waarmee het ladingstransport in de parallel-sectie wordt gestuurd, zijn in Figuur 2 slechts de eerste en de tweede elektrode 20 respectievelijk 21 weergegeven. De elektrode 20 is weer in de bovenste bedradingslaag uitgevoerd en overlapt de elektroden 7 en 9. Elektrode 21 is in de onderste bedradingslaag uitgevoerd en geheel met onderbroken lijnen weergegeven. De rest van de klokelektroden boven de parallel-sectie is in de tekening niet weergegeven, maar dient als een regelmatige voortzetting van de elektroden 20/21 gedacht te worden.

Zo volgt op elektrode 21 een elektrode in de bovenste geleiderlaag, gevolgd door een elektrode in de onderste geleiderlaag enz.

Tijdens het inlezen wordt de van de bron 4 afkomstige informatie, bijvoorbeeld 8 bits gecodeerde T.V.-informatie, via de poort 5 toegevoerd aan de poort 18, zodanig dat bij een logische "1“ het halfgeleidergebied onder de poort 18 geleidend is, en bij een logische "0" niet-geleidend is. De signalen passeren bij het vullen van het ingangsregister 1 ongehinderd het circuit 5. De 4-phase klokken 02, 03 en 04 zijn als functie van de tijd t in Figuur 4 weergegeven. In Figuur 3b zijn de de potentiaal-profielen die in het, in Figuur 3a weergegeven, deel optreden op de tijdstippen t1-t8 getekend. De ingangsdiode 16 blijft hierbij op het vaste niveau Vref staan.

Op t1 zijn 02 en $3 h°°9f waardoor onder de opslagelektroden 9a, 9b, 9c potentiaalputten zijn gevormd. In deze potentiaalputten worden, afhankelijk van de opgeslagen data, 1adingspakketten opgeslagen, in Fig. 3b schematisch door de arcering aangegeven. Doordat ook 02 hoog is, is het potentiaalniveau onder de poort 8a ook hoog (de positieve potentiaal is gebruikelijkerwijs naar beneden uitgezet). Wanneer aan de poort 18 een "1" wordt toegevoerd, kan lading in de put onder poort 9a stromen. In het geval dat de in te voeren informatie een "O" is, wordt aan de poort 18 een lage spanning toegevoerd waardoor onder de poort 18 een, met onderbroken lijnen getekende, potentiaalbarrière 25 wordt gevormd, die verhindert dat lading van de zone 16 naar de put onder poort 9a stroomt. Op tijdstip t2 gaat 02 naar het lage spanningsniveau. Het ladingspakket 26 onder poort 9a wordt dan gescheiden van de ingangsdiode 16. Tegelijk wordt de lading onder de poorten 8b en 8c onder de poorten 9b resp. 9c geduwd. Op t3 gaan 0^ en 0^ beiden naar het positieve spanningsniveau, waardoor de ladingspakketten zich onder de poorten 9a, 10a, 7a; 9b, 10b, 7b; 9c, 10c, 7c enz. kunnen uitbreiden. Vervolgens wordt (t4) de spanning 0-j verlaagd waardoor de ladingen onder de poorten 9a, 9b, 9c naar rechts wordt geduwd in de potentiaalputten onder de poorten 10a, 7a; 10b, 7b; 10c, 7c enz. op t5 gaat 0^ weer naar het lage spanningsniveau, waardoor de ladingspakketten geheel onder de opslagpoorten 7a, 7b, 7c worden opgeslagen. Op tijdstip t6 gaan 02 en 03 weer naar het positieve spanningsniveau, waardoor weer brede potentiaalputten in het ladingstransportkanaal worden gevormd. Tegelijk kan, afhankelijk van de toegevoerde informatie, een nieuw ladingspakket onder poort 9a worden gevormd, dat vervolgens op de hier beschreven wijze naar rechts kan worden getransporteerd. Wanneer het ingangsregister gevuld is, moeten de data, die onder de poorten 9b, 9c, enz. zijn opgeslagen worden overgeheveld in de parallel-sectie. Hiertoe wordt in de eerste plaats bewerkstelligd dat de potentiaalput 27 onder de ingangspoort 9a, die tegelijk met de poorten 9b en 9c wordt geklokt, geen lading bevat. Op tijdstip t7 gaat de klok 0^ die aan de overdrachtspoort 20 wordt aangelegd naar het hoge spanningsniveau.

Aan de eerste opslagpoort 21 van de parallel-sectie wordt eveneens de hoge spanning aangelegd, waardoor onder de poort 21 potentiaalputten worden geïnduceerd. In Fig. 3b zijn de potentiaalputten onder de poort 21 met onderbroken lijnen 28 weergegeven. Op t8 gaat 02 naar het lage niveau. De ladingspakketten 26 worden onder de elektroden 9b, 9c weggeduwd in de potentiaalputten onder de poorten 20, 21 van de parallel-sectie. Wanneer onder de ingangspoort 9a op tijdstip t7 en t8 ook lading zou zijn opgeslagen, zou deze lading bij het serie-parallel transport worden geïnjecteerd in het silicumsubstraat en door diffusie gedeeltelijk terecht kunnen komen bij data in de parallel-sectie, waardoor degradatie van de opgeslagen informatie zou optreden. Door er volgens de uitvinding , voor te zorgen dat de potentiaalput 27 leeg is tijdens het serie-parallel transport, wordt deze degradatie van de opgeslagen informatie voorkomen.

De ladingstoevoer uit de zone 16 kan op verschillende wijzen worden onderbroken. Zo is het bijvoorbeeld mogelijk om tijdig, dat wil zeggen vlak voor t9, wanneer 03 laag is, de potentiaal van de ingansdiode 16 te verhogen. Een andere manier is in Figuur 5 schematisch weergegeven. De-digitale-signalen, die door de signaalbron 4 worden geleverd, worden naar een EN-poort 5 gestuurd. Een tweede ingang 29 van de EN-poort 5 is verbonden met een stuurcircuit 30, dat op zijn beurt weer gestuurd kan worden door de niet weergegeven klok van het geheugen. In de periode waarin data toegevoerd moeten worden, geeft het circuit een signaal "Γ, zodat de data van de bron 4 ongehinderd de EN-poort 5 passeren. Wanneer de data-stroom onderbroken moet worden, geeft het circuit 30 het signaal "0" waardoor de uitgang 31 van de EN-poort 5 die met de ingangselektrode 18 is verbonden, steeds leeg is.

Het zal duidelijk zijn dat de uitvinding niet is beperkt tot de hier gegeven uitvoeringsvoorbeelden, maar dat binnen het kader van de uitvinding nog veel variaties mogelijk zijn. Zo kan bijvoorbeeld de toevoer van lading naar de ingangspoort ook onderbroken worden door tijdelijk een hogere spanning aan de ingangsdiode aan te leggen.

Ook kunnen andere klokspanningen dan in Fig. 4 getoond worden toegepast. In verband hiermede wordt opgemerkt dat de in Fig. 4 weergegeven klokspanningen 02 r ¢3 en 04» bijzondere voordelen bieden en derhalve ook in andere CCDfs dan de hier beschreven ladingsgekoppelde inrichting met voordeel kunnen worden toegepast. Doordat de klokken en 03, die aan de opslagelektroden worden aangelegd elkaar overlappen, zal de lading altijd tenminste één opslagelektrode ter beschikking hebben. Doordat de neergaande flanken van de klokken 0-j, 02r ¢3 en $4 de tijd achter elkaar liggen, is het mogelijk gebruik te maken van het push-effect, waarbij de lading onder een elektrode wordt weggeduwd. De momenten van de neergaande flanken zijn zodanig gekozen dat de tijdsduur tussen de neergaande flanken van 0^ en 02 en tussen de neergaande flanken van 03 en 0^ (bijv. de tijdsduur t4-t5) maximaal is. Hierdoor hebben de ladingspakketten, wanneer ze onder de ladingsopslagelektroden die het grootste oppervlak hebben, zijn opgeslagen, de langste tijd ter beschikking voor het transport naar een volgende opslagplaats. De opgaande flanken van de klokken zijn zo gekozen dat deze in de tijd gezien eveneens opeenvolgend of tenminste samenvallend zijn. Hierdoor wordt vermeden dat tijdens het transport ladingsdragers over een potentiaalbarriére in een potentiaalput vallen. Als niet aan deze voorwaarde is voldaan, treedt vaak hete-elektron vermenigvuldiging op, wat degradatie van de opgeslagen informatie ten gevolge kan hebben.

Claims (5)

1. Halfgeleiderinrichting met een, aan een oppervlak van een halfgeleiderlichaam gevormde ladingsgekoppelde geheugeninrichting van het SPS-type, omvattende: - een serieingangsregister bevattende een reeks van ladingsopslagplaatsen waarin data in de vorm van ladingspakketten kunnen worden opgeslagen. - een met het serieingangsregister gekoppelde parallelsectie omvattende een aantal naast elkaar gelegen parallelregisters die elk met een der opslagplaatsen van het serieingangsregister corresponderen. - een stelsel van klokelektroden die via kloklijnen zijn verbonden met klokspanningsbronnen voor het aanleggen van klokspanningen met een eerste niveau waarbij in het halfgeleiderlichaam een potentiaalput wordt geïnduceerd waarin lading kan worden opgeslagen en een tweede niveau, waardoor lading naar een naburige opslagplaats wordt geduwd. - een ingangstrap in serie met het serieingangsregister, omvattende een ingangsdiode en een, tussen de diode en de eerste opslagplaats van het serieingangsregister gelegen bemonsteringselektrode, die via een van de kloklijnen met andere klokelektroden van het serieingangsregister is verbonden, en waarmee in het halfgeleiderlichaam een potentiaalput kan worden geïnduceerd, waarin met behulp van de ingangsdiode ladingspakketten kunnen worden gevormd die informatief zijn voor toegevoerde data. - signaaltoevoermiddelen voor het toevoeren van data die door de ingangstrap in ladingspakketten worden omgezet, met het kenmerk dat een onderbrekingstrap aanwezig is voor het onderbreken van de de toevoer van de data in de potentiaalput onder de bemonsteringselektrode wanneer het serie-ingangsregister gevuld is, op een zodanig tijdstip dat bij het transporteren van de ladingspakketten van het serie-ingangsrêgister in de parallel-sectie het gedeelte van het halfgeleiderlichaam onder de bemonsteringselektrode vrij is van informatierepresenterende ladingspakketten.

2. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk dat de onderbrekingstrap deel uitmaakt van de signaaltoevoermiddelen.

3. Halfgeleiderinrichting volgens conclusie 1 of 2, met het kenmerk dat tussen de bemonsteringspoort en de ingangsdiode een elektrode, datatoevoerelektrode genoemd, is aangebracht die met de genoemde signaaltoevoermiddelen is verbonden.

4. Halfgeleiderinrichting volgens conclusie 2 of 3, met het kenmerk dat de data binaire informatie bevatten met twee niveau's waarvan het ene een logische 1 en het andere een logische 0 representeren, waarbij bij een van deze niveau's ladingsdragers wel, en bij het andere niveau ladingsdragers niet van de ingangsdiode naar de bemonsteringspoort kunnen stromen, en waarbij, met behulp van de onderbrekingstrap een spanning aan de datatoevoerelektrode wordt aangelegd die correspondeert met het genoemde andere niveau.

5, Halfgeleiderinrichting volgens conclusie 4, met het kenmerk dat de onderbrekingstrap een stuurcircuit en een logische EN-poort omvat waarbij het stuurcircuit ten behoeve van het onderbreken van de datatoevoer een signaal genereert dat correspondeert met het genoemde andere niveau, en dat aan een ingang van de EN-poort wordt toegevoerd, en dat de EN-poort een tweede ingang bevat via welke de data worden toegevoerd, en een uitgang die met de datatoevoerelektrode is verbonden.