NL8602704A - ELECTRONIC DEVICE FOR PROTECTING INTEGRATED CIRCUITS AGAINST ELECTROSTATIC CHARGES AND METHOD FOR MANUFACTURING THEM - Google Patents
ELECTRONIC DEVICE FOR PROTECTING INTEGRATED CIRCUITS AGAINST ELECTROSTATIC CHARGES AND METHOD FOR MANUFACTURING THEM Download PDFInfo
- Publication number
- NL8602704A NL8602704A NL8602704A NL8602704A NL8602704A NL 8602704 A NL8602704 A NL 8602704A NL 8602704 A NL8602704 A NL 8602704A NL 8602704 A NL8602704 A NL 8602704A NL 8602704 A NL8602704 A NL 8602704A
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- polarity
- epitaxial
- implantation
- protected
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title description 5
- 238000002513 implantation Methods 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 239000007787 solid Substances 0.000 claims description 4
- 230000003068 static effect Effects 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 claims description 2
- 229910052729 chemical element Inorganic materials 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 4
- 210000000056 organ Anatomy 0.000 claims 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
E 3099-49 Ned hm/hv %E 3099-49 Ned hm / hv%
P & CP&C
SGS MICROELETTRONICA S.p.A.SGS MICROELETTRONICA S.p.A.
Korte aanduiding: Elektronische inrichting ter bescherming van geïntegreerde schakelingen tegen elektrostatische ladingen, alsmede werkwijze voor de vervaardiging ervan.Short designation: Electronic device for protecting integrated circuits from electrostatic charges, and method for their manufacture.
5 De uitvinding heeft betrekking op een elektronische inrichting ter bescherming van geïntegreerde schakelingen (IC's) tegen elektrostatische ladingen, alsmede op een proces voor de vervaardiging van de inrichting.The invention relates to an electronic device for protecting integrated circuits (ICs) against electrostatic charges, and to a process for the manufacture of the device.
Zoals bekend is, is het bij vele toepassingen noodzakelijk te beschikken over elektronische inrichtingen, opgesteld aan de ingang van een geïnte-10 greerde schakeling om deze te beschermen tegen elektrostatische ladingen, zowel positieve als negatieve, die kunnen optreden bij de pennen van de geïntegreerde schakeling, hetgeen tenminste storing en in sommige gevallen vernieling ervan veroorzaakt.As is known, in many applications it is necessary to have electronic devices disposed at the input of an integrated circuit to protect them from electrostatic charges, both positive and negative, that may occur at the pins of the integrated circuit , which causes at least malfunction and in some cases destruction of it.
Beschermingsinrichtingen van deze soort zijn bekend, bij verschillen-15 de uitvoeringsvormen. Sommige bekende inrichtingen bijvoorbeeld verschaffen dioden en weerstanden in diverse configuraties. De dioden zijn op verschillende manieren gerealiseerd, bijvoorbeeld door toepassing van de basis-emitter of basis-collector keerlaag van geïntegreerde transistoren. Een bekende oplossing brengt met zich mee, als een voorbeeld, het aanbrengen van twee 20 zenerdioden, waarvan een eerste aansluiting 'gemeenschappelijk' verbonden is met de ingangsaansluiting van de te beschermen schakeling via een weerstand, en de andere aansluiting resp. verbonden is met de voedingsspanning en met de aardleiding, zodat in geval van elektrostatische ontladingen van het ene dan wel het andere teken, de ene zenerdiode danwel de andere 25 tussenbeide komt, waardoor de spanning geblokkeerd wordt op een vooraf ingestelde grenswaarde.Protection devices of this kind are known in various embodiments. For example, some known devices provide diodes and resistors in various configurations. The diodes are realized in different ways, for example by using the base-emitter or base-collector reverse layer of integrated transistors. A known solution involves, as an example, the provision of two zener diodes, of which a first connection is 'jointly' connected to the input connection of the circuit to be protected via a resistor, and the other connection resp. is connected to the supply voltage and to the earth wire, so that in case of electrostatic discharges of one or the other sign, one zener diode or the other intervenes, whereby the voltage is blocked at a preset limit value.
Deze oplossingen, ofschoon algemeen verbreid, zijn niet geheel bevredigend, als gevolg van de hoge energie dissipatie niveaus door het feit dat deze dioden de spanning blokkeren bij een relatief hoge waarde, met 30 dientengevolge een hoge dissipatie.These solutions, although widespread, are not entirely satisfactory, due to the high energy dissipation levels due to the fact that these diodes block the voltage at a relatively high value, resulting in a high dissipation.
Andere bekende oplossingen maken gebruik van SCR's (silicium gestuurde i gelijkrichters), die, ofschoon zij tussenbeide komen bij hoge spanningswaarden, deze vervolgens op lagere niveaus handhaven, waardoor dus een kleinere energiedissipatie mogelijk wordt. Echter ook deze schakelingen zijn niet 35 geheel bevredigend. In feite worden zij tegenwoordig geproduceerd onder toepassing van een verschillende epitaxiale "kuip" voor elke component hetgeen dus een vrij hoog volume presenteert.Other known solutions use SCRs (silicon controlled rectifiers), which, although intervening at high voltage values, then maintain them at lower levels, thus allowing for smaller energy dissipation. However, these circuits are also not entirely satisfactory. In fact, they are currently produced using a different epitaxial "tub" for each component, thus presenting quite a high volume.
Wanneer men deze situatie in aanmerking neemt, is het doel van de uitvinding het verschaffen van een elektronische inrichting, die in staat 40 is de daarmede verbonden geïntegreerde schakeling op betrouwbare wijze 8 60 2 7 0 4 * t -2- te beschermen, waarbij de nadelen van de stand der techniek geëlimineerd worden.Taking this situation into consideration, the object of the invention is to provide an electronic device capable of reliably protecting the integrated circuit associated therewith, with the associated circuitry being 8 60 2 7 0 4 * t -2-, drawbacks of the prior art are eliminated.
Binnen deze doelstelling is het een bijzonder oogmerk van de onder-5 havige uitvinding een elektronische beschermings inrichting te verschaffen met een kleine energie dissipatie, waardoor het verkrijgen van hoge spanningsniveau mogelijk wordt, en daardoor in staat is de effectieve interventie en werking van de inrichting zelfs voor zeer hoge ontladingen te waarborgen.Within this objective, it is a particular object of the present invention to provide an electronic protection device with a low energy dissipation, which allows the attainment of a high voltage level, thereby enabling the effective intervention and operation of the device even for very high discharges.
• Een ander oogmerk van de onderhavige uitvinding is het verschaffen 10 van de genoemde elektronische beschermingsinrichting, die een kleine omvang of volume bezit, zodat het geheel, dat gevormd wordt door de geïntegreerde schakeling en de beschermingsinrichting, lage produktiekosten kan hebben en goede elektrische eigenschappen.Another object of the present invention is to provide the said electronic protection device, which has a small size or volume, so that the assembly formed by the integrated circuit and the protection device can have low production costs and good electrical properties.
Niet het minste oogmerk van de onderhavige uitvinding is het verschaf-15 fen van een elektrische beschermingsinrichting, die vervaardigd kan worden onder toepassing van reeds bekende technieken voor de fabricage van geïntegreerde schakelingen en die voorts de gelijktijdige produktie mogelijk maakt van de beschermingsinrichting en van de betreffende geïntegreerde schakeling.Not least object of the present invention is to provide an electrical protection device which can be manufactured using already known integrated circuit fabrication techniques and which further allows the simultaneous production of the protection device and the respective integrated circuit.
20 De doelstelling en de beschreven oogmerken, alsmede andere zullen hierna beter tot uiting komen, en worden verkregen bij een elektronische inrichting ter bescherming van geïntegreerde schakelingen (IC's) tegen elektrostatische ladingen, bevattende vaste stof statische schakelaars opgenomen tussen de ingang van de te beschermen geïntegreerde schakeling 25 en een referentie spanningsleiding, met het kenmerk, dat de vaste stof statische schakelaars twee gestuurde gelijkrichters, invers parallel geschakeld, en geïntegreerd in een enkele epitaxiale "kuip" met de te beschermen geïntegreerde schakeling.The objective and the objects described, as well as others, will be better reflected hereinafter, and are obtained from an electronic device for protecting integrated circuits (ICs) against electrostatic charges, containing solid state static switches included between the input of the integrated circuits to be protected circuit 25 and a reference voltage line, characterized in that the solid state static switches are two controlled rectifiers, inversely connected in parallel, and integrated in a single epitaxial "tub" with the integrated circuit to be protected.
De uitvinding heeft voorts betrekking op een werkwijze voor het 30 produceren van de elektronische beschermingsinrichting, die het verkrijgen van de hierboven beschreven doelstelling en oogmerken mogelijk maakt.The invention further relates to a method of producing the electronic protection device, which enables the attainment of the above-described object and objects.
De uitvinding zal hieronder aan de hand van de figuren der bijgaande tekening nader worden toegelicht.The invention will be explained in more detail below with reference to the figures of the accompanying drawing.
Figuur 1 is het schakeltechnische equivalent van de inrichting vol-35 gens de uitvinding;Figure 1 is the switching technical equivalent of the device according to the invention;
Figuur 2 is een diagram, dat de stroomspanningskarakteristiek illustreert van de inrichting volgens fig. 1? enFigure 2 is a diagram illustrating the current voltage characteristic of the device of Figure 1? and
Figuur 3 is een dwarsdoorsnede van een siliciumplaatje ('wafer'), waarbij de structuur volgens fig. 1 geproduceerd is.Figure 3 is a cross-sectional view of a silicon wafer (wafer) producing the structure of Figure 1.
40 Onder verwijzing naar fig. 1 bestaat de inrichting volgens de uitvin- 8602704 ' i 'ft -3- ding in wezen uit een paar SCR's 1,2, die omgekeerd parallel geschakeld zijn tussen de ingangsaansluitklem (IN) van een te beschermen schakeling (schematisch weergegeven in de figuur als een met stippellijn getrokken rechthoek 5 aangeduid met het verwijzingscijfer 3 en bevattende transistoren en/of andere halfgeleider elementen) en een aardleiding, aangeduid met het ver-wijzingscijfer 4. In bijzonderheden diene dat de anode 5 van de SCR 1 verbonden is met de ingangsleiding IN, terwijl de kathode 6 van de genoemde SCR 1 verbonden is met aarde 4, terwijl de anode 7 van de SCR 2 verbonden 10 is met aarde, terwijl de kathode 8 van deze SCR 2 verbonden is met de ingang IN. Dientengevolge zal de SCR 1 werkzaam zijn in het geval van positieve elektrostatische ontladingen, terwijl de SCR 2 werkzaam zal zijn in het geval van negatieve elektrostatische ontladingen, waardoor het spannings-stroomgedrag verkregen wordt, zoals geïllustreerd in fig. 2.40 Referring to FIG. 1, the device of the invention 8602704 'i' ft -3- essentially consists of a pair of SCRs 1,2 which are inverted in parallel between the input terminal (IN) of a circuit to be protected ( schematically shown in the figure as a dotted line rectangle 5 denoted by the reference numeral 3 and containing transistors and / or other semiconductor elements) and a grounding conductor, denoted by the reference numeral 4. In detail, the anode 5 of the SCR 1 connected to the input line IN, while the cathode 6 of said SCR 1 is connected to ground 4, while the anode 7 of the SCR 2 is connected to ground, while the cathode 8 of this SCR 2 is connected to the input IN . As a result, the SCR 1 will operate in the case of positive electrostatic discharges, while the SCR 2 will operate in the case of negative electrostatic discharges, thereby obtaining the voltage-current behavior, as illustrated in Fig. 2.
15 De schakeling wordt voltooid met weerstanden 91 en 911, die parallel gevormd zijn tussen twee lagen van de SCR's 1 en 2 en de functie hebben het inschakelen ervan bij aanwezigheid van variaties in spanning of verliezen in stromen op de capaciteiten van de verbindingen te voorkomen.The circuit is completed with resistors 91 and 911, which are formed in parallel between two layers of SCRs 1 and 2, and have the function of preventing their switching on in the presence of variations in voltage or losses in currents on the capacitances of the connections.
Het karakteristieke van de onderhavige inrichting ligt in het feit, 20 dat de beide SCR's omgekeerd parallel geïntegreerd zijn in een enkele epi-taxiale 'kuip' (zoals men kan zien in fig. 3) en geproduceerd worden gedurende hetzelfde produktieproces van de te beschermen schakeling, waardoor een reductie in produktiekosten en in in beslag genomen oppervlak mogelijk wordt.The characteristic of the present device lies in the fact that the two SCRs are integrated inversely in parallel in a single epitaxial 'tub' (as can be seen in figure 3) and are produced during the same production process of the circuit to be protected. , enabling a reduction in production costs and in seized area.
25 Onder verwijzing naar fig. 3 bestaat de inrichting uit een P -type substraat 10, waarop de isolerende N+-type laag 11 aangebracht is, welke laag 11 te zelfder tijd de kathode vormt van de SCR 1. Grenzend aan de laag 11, ligt de P+-type laag 12, die echter een kleinere oppervlakzone bezit ten opzichte van de laag 11. Deze laag 12 vormt de anode van de SCR 30 2. Het plaatje (chip) bevat voorts een N-type epitaxiale laag 13, die zich uitstrekt boven de substraat 10 tot aan een bovenvlak 20 van de inrichting en het bovendeel van de lagen 11 en 12 omcirkelt. Via de epitaxiale laag 13 worden isolerende zones 30 gevormd, die zich uitstrekken vanaf het oppervlak 20 naar de substraat 10 teneinde de epitaxiale kuip uitwendig af te 35 grenzen, in welke kuip de beschermingsinrichting volgens de uitvinding en de geïntegreerde schakeling 3 zijn ondergebracht, zoals schematisch weergegeven in fig. 3. De epitaxiale 'kuip' 13 omcirkelt.voorts de P+-type laag 14, die de anode vormt van de SCR 1 en de N+-type laag 15, die de kathode van de SCR 2 definieert. Via de epitaxiale (kuip) 13 worden voorts 40 twee gebieden verschaft, aangeduid met 11a en 12a die van het N+ resp.With reference to Fig. 3, the device consists of a P-type substrate 10, on which the insulating N + type layer 11 is applied, which layer 11 at the same time forms the cathode of the SCR 1. Adjacent to the layer 11, the P + type layer 12, which, however, has a smaller surface area relative to the layer 11. This layer 12 forms the anode of the SCR 30 2. The plate (chip) further contains an N-type epitaxial layer 13, which extends encircles above the substrate 10 up to an upper surface 20 of the device and the upper part of the layers 11 and 12. Insulating zones 30 are formed via the epitaxial layer 13, which extend from the surface 20 to the substrate 10 in order to define the epitaxial tub externally, in which tub the protection device according to the invention and the integrated circuit 3 are housed, as schematically shown in Figure 3. The epitaxial "tub" 13 encircles the P + type layer 14, which forms the anode of the SCR 1 and the N + type layer 15, which defines the cathode of the SCR 2. Furthermore, via the epitaxial (tub) 13, two regions are provided, indicated by 11a and 12a, those of the N +, respectively.
3602704 ·' -4- P+-type zijn, die zich uitstrekken vanaf het bovenvlak 20 van de inrichting naar de betreffende isolerende laag 11 of 12. Daardoor wordt een epitaxi-ale tussenzone 13' gevormd tussen gebieden 11a en 12a, terwijl een binnen-5 gedeelte van de epitaxiale laag 13, aangeduid met 13'', wordt gevormd, die bij de bodem begrensd wordt door de laag 12 en langs de zijden door het gebied 12a. Het epitaxiale binnengedeelte 13'1 op zijn beurt omcirkelt lagen 14 en 15 van het P resp. N+-type. De gebieden 11a en 12a zijn bedoeld om respectievelijk de laag 11 corresponderende met de anode 6 van de SCR 10 1 en de laag 12, die de kathode 7 van de SCR 2 vormt, te verbinden met het buitenste hoofdvlak 20 van de inrichting. De inrichting wordt voltooid door de metaallagen 16 en 18 en door de isolerende oxidelaag 17. Zoals men kan zien worden de lagen 14 en 15 (anode 5 van de SCR 1 en kathode 8 van de SCR 2) door de metaallaag 16 kortgesloten, terwijl de lagen 12a en 11a 15 (en derhalve de lagen 12 en 11, die de anode 7 resp. de kathode 6 definiëren) door de metaallaag 18 kortgesloten.3602704 · '-4- P + type, which extend from the top surface 20 of the device to the respective insulating layer 11 or 12. Thereby, an epitaxial intermediate zone 13' is formed between regions 11a and 12a, while an inner 5 portion of the epitaxial layer 13, designated 13 '', is formed, which is bounded at the bottom by the layer 12 and along the sides by the region 12a. The epitaxial inner portion 13'1 in turn encircles layers 14 and 15 of the P, respectively. N + type. The regions 11a and 12a are intended to connect the layer 11 corresponding to the anode 6 of the SCR 101 and the layer 12, which forms the cathode 7 of the SCR 2, to the outer main face 20 of the device, respectively. The device is completed by the metal layers 16 and 18 and by the insulating oxide layer 17. As can be seen, the layers 14 and 15 (anode 5 of the SCR 1 and cathode 8 of the SCR 2) are shorted through the metal layer 16, while the layers 12a and 11a 15 (and therefore layers 12 and 11, which define the anode 7 and cathode 6, respectively) are short-circuited by the metal layer 18.
Voorts zoals schematisch aangegeven met stippellijnen, is tussen de gebieden 11a en 12a de weerstand 9' aangebracht, bijvoorbeeld door middel van een geschikte diffusie- of andere conventionele techniek, terwijl de 20 weerstand 91’ gevormd is door de weerstand verdeeld over de laag 14 tussen de laag 15 en de metaallaag 16.Furthermore, as schematically indicated by dotted lines, the resistor 9 'is arranged between the regions 11a and 12a, for example by means of a suitable diffusion or other conventional technique, while the resistor 91' is formed by the resistor distributed over the layer 14 between the layer 15 and the metal layer 16.
De geïllustreerde inrichting wordt als volgt vervaardigd. Allereerst wordt op een met borium gedoteerd substraat een fosfor implantatie uitgevoerd ter verkrijging van de laag 11 van het N+-type. Deze implantatie wordt 25 op hetzelfde tijdstip uitgevoerd als de implantatie, die wordt aangebracht ter verkrijging van de bodem-warmte afvoer van de te beschermen geïntegreerde schakeling. Vervolgens wordt een borium implantatie uitgevoerd ter verkrijging van de laag 12 van het P+-type. Deze fase vindt plaats op hetzelfde moment als de implantatie van de geïmplanteerde isolatie van de te bescher-30 men geïntegreerde schakeling. Daarna laat men de epitaxiale laag 13 bij hoge temperatuur groeien, zodat de diffusie van de borium- en fosfor-atomen binnen het substraat 10 en de epitaxiale laag 13 veroorzaakt worden, alsmede de formatie van de lagen 11 en 12 en het bodemdeel van de isolatielaag 30. In vervolg hierop worden borium-atomen gedeponeerd en gediffundeerd 35 ter verkrijging van het gebied aangeduid met 12a, en toegepast om de anode van de SCR 2 met het oppervlak 20 te verbinden. Deze fasen worden uitgevoerd op hetzelfde tijdstip als de deponering en diffusiefasen van de geïsoleerde laag in de te beschermen geïntegreerde schakeling, waardoor eveneens het bovendeel van laag 30 verkregen wordt. Hierna wordt fosfor gedeponeerd 40 en gediffundeerd ter verschaffing van het gebied 11a. Deze fase wordt uitge- 8602704 ! -5- =? £ voerd op hetzelfde tijdstip als de deponering en diffusie van de gediffundeerde warmte afvoer in de te beschermen geïntegreerde schakeling en verschaft een verbinding met het oppervlak 20 voor de kathode van de SCR 1. Daarop 5 volgen de andere fasen, bijvoorbeeld deponering en/of diffusie, ter vorming van de lagen 14 en 15, de isolatielaag 17 en metaallagen 16,18 ter verschaffing van de contacten.The illustrated device is manufactured as follows. First, a phosphor implantation is performed on a boron-doped substrate to obtain the layer 11 of the N + type. This implantation is performed at the same time as the implantation, which is applied to obtain the bottom heat dissipation of the integrated circuit to be protected. Boron implantation is then performed to obtain the layer 12 of the P + type. This phase occurs at the same time as the implantation of the implanted isolation of the integrated circuit to be protected. Thereafter, the epitaxial layer 13 is allowed to grow at a high temperature to cause the diffusion of the boron and phosphorus atoms within the substrate 10 and the epitaxial layer 13, as well as the formation of the layers 11 and 12 and the bottom portion of the insulating layer 30. Subsequently, boron atoms are deposited and diffused to obtain the region designated 12a, and used to bond the anode of the SCR 2 to the surface 20. These phases are carried out at the same time as the deposition and diffusion phases of the insulated layer in the integrated circuit to be protected, thereby also obtaining the top of layer 30. After this, phosphorus is deposited 40 and diffused to provide the region 11a. This phase is completed 8602704! -5- =? At the same time as the deposition and diffusion of the diffused heat sink into the integrated circuit to be protected and provides a connection to the surface 20 for the cathode of the SCR 1. Subsequently, the other phases follow, for example deposition and / or diffusion , to form the layers 14 and 15, the insulating layer 17 and metal layers 16, 18 to provide the contacts.
Zoals men kan zien uit bovenstaande beschrijving bereikt de uitvinding volledig de gestelde doelen. In feite is een geïntegreerde inrichting 10 verschaft, die in staat is bescherming te bieden zelfs tegen ontladingen van hoge waarde door middel van het gebruik van SCR structuren, die na bediening, functioneren bij lage spanning, waardoor lage dissipaties gewaarborgd worden. In feite was het bij een actuele implantatie van deze structuur mogelijk om zeer hoge beschadigingsspanningswaarden te verkrijgen 15 voor elektrostatische ontladingen, zelfs hoger dan 10.000 volt.As can be seen from the above description, the invention fully achieves the stated objectives. In fact, an integrated device 10 is provided, which is able to provide protection even against high value discharges through the use of SCR structures operating after operation at low voltage, ensuring low dissipations. In fact, with a current implantation of this structure, it was possible to obtain very high damage voltage values for electrostatic discharges, even higher than 10,000 volts.
Voorts dient het feit opgemerkt te worden, dat deze inrichting een uiterst kleine omvang heeft doordat zij aangebracht is in een enkelvoudige epitaxiale 'kuip' met de te beschermen inrichting.Furthermore, it should be noted that this device has an extremely small size in that it is mounted in a single epitaxial "tub" with the device to be protected.
Bovendien kan de inrichting worden geproduceerd gedurende dezelfde 20 produktiefasen als de te beschermen geïntegreerde schakeling; onder toepassing van dezelfde procedurefasen als toegepast voor laatstgenoemde.In addition, the device can be produced during the same production phases as the integrated circuit to be protected; using the same procedural stages as used for the latter.
De aldus bedachte uitvinding is vatbaar voor talloze wijzigingen en variaties, die alle vallen onder de beschermingsomvang van de onderhavige uitvinding.The invention thus conceived is subject to numerous modifications and variations, all of which are within the scope of the present invention.
25 Zo kunnen alle details vervangen worden door de technische equiva lenten.25 This way all details can be replaced by the technical equivalents.
30 35 40 860270430 35 40 8602704
Claims (3)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT22638/85A IT1186337B (en) | 1985-10-29 | 1985-10-29 | ELECTRONIC DEVICE FOR THE PROTECTION OF CIRCUITS INTEGRATED BY ELECTROSTATIC CHARGES, AND PROCEDURE FOR ITS MANUFACTURE |
| IT2263885 | 1985-10-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8602704A true NL8602704A (en) | 1987-05-18 |
Family
ID=11198711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8602704A NL8602704A (en) | 1985-10-29 | 1986-10-28 | ELECTRONIC DEVICE FOR PROTECTING INTEGRATED CIRCUITS AGAINST ELECTROSTATIC CHARGES AND METHOD FOR MANUFACTURING THEM |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS62104155A (en) |
| DE (1) | DE3635729A1 (en) |
| FR (1) | FR2589278B1 (en) |
| GB (1) | GB2182491B (en) |
| IT (1) | IT1186337B (en) |
| NL (1) | NL8602704A (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924341A (en) * | 1988-04-20 | 1990-05-08 | Texas Instruments Incorporated | Transient protector |
| JP2723904B2 (en) * | 1988-05-13 | 1998-03-09 | 富士通株式会社 | Electrostatic protection element and electrostatic protection circuit |
| US4870530A (en) * | 1988-06-27 | 1989-09-26 | Advanced Micro Devices, Inc. | Electrostatic discharge protection circuitry for any two external pins of an I.C. package |
| DE3835569A1 (en) * | 1988-10-19 | 1990-05-03 | Telefunken Electronic Gmbh | Protective arrangement |
| DE58907584D1 (en) * | 1989-08-29 | 1994-06-01 | Siemens Ag | Input protection structure for integrated circuits. |
| EP0429709A1 (en) * | 1989-11-30 | 1991-06-05 | Siemens Aktiengesellschaft | Input protection structure for integrated circuits |
| EP0433758A3 (en) * | 1989-12-19 | 1991-09-04 | Siemens Aktiengesellschaft | Input protection structure for integrated circuits |
| DE4004526C1 (en) * | 1990-02-14 | 1991-09-05 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| DE59008151D1 (en) * | 1990-09-24 | 1995-02-09 | Siemens Ag | Input protection structure for integrated circuits. |
| JP3375659B2 (en) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | Method of forming electrostatic discharge protection circuit |
| DE19539079A1 (en) * | 1995-10-20 | 1997-04-24 | Telefunken Microelectron | Circuit arrangement |
| US6188088B1 (en) | 1999-07-08 | 2001-02-13 | Maxim Integrated Products, Inc. | Electrostatic discharge protection for analog switches |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823471A (en) * | 1981-08-05 | 1983-02-12 | Toshiba Corp | Semiconductor device |
| US4484244A (en) * | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
| IT1212767B (en) * | 1983-07-29 | 1989-11-30 | Ates Componenti Elettron | SEMICONDUCTOR OVERVOLTAGE SUPPRESSOR WITH PREDETINABLE IGNITION VOLTAGE WITH PRECISION. |
-
1985
- 1985-10-29 IT IT22638/85A patent/IT1186337B/en active
-
1986
- 1986-10-20 GB GB8625069A patent/GB2182491B/en not_active Expired
- 1986-10-21 DE DE19863635729 patent/DE3635729A1/en not_active Withdrawn
- 1986-10-27 FR FR868614920A patent/FR2589278B1/en not_active Expired - Lifetime
- 1986-10-28 JP JP61258101A patent/JPS62104155A/en active Pending
- 1986-10-28 NL NL8602704A patent/NL8602704A/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| FR2589278B1 (en) | 1991-02-08 |
| IT8522638A0 (en) | 1985-10-29 |
| GB2182491A (en) | 1987-05-13 |
| GB8625069D0 (en) | 1986-11-26 |
| IT1186337B (en) | 1987-11-26 |
| GB2182491B (en) | 1989-10-11 |
| FR2589278A1 (en) | 1987-04-30 |
| JPS62104155A (en) | 1987-05-14 |
| DE3635729A1 (en) | 1987-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3260902A (en) | Monocrystal transistors with region for isolating unit | |
| JP2671886B2 (en) | Power integrated circuit | |
| KR101164082B1 (en) | Circuit Configuration and Manufacturing Processes for Vertical Transient Voltage SuppressorTVS and EMI Filter | |
| JP4278721B2 (en) | Zener diode with high reverse breakdown voltage | |
| EP1351304B1 (en) | Integrated circuit capacitors | |
| JP2000031497A (en) | Lateral igbt and manufacture thereof | |
| NL8602704A (en) | ELECTRONIC DEVICE FOR PROTECTING INTEGRATED CIRCUITS AGAINST ELECTROSTATIC CHARGES AND METHOD FOR MANUFACTURING THEM | |
| EP0011443B1 (en) | Semiconductor integrated circuit device | |
| EP0703621B1 (en) | Electrostatic discharge protection device for MOS integrated circuits | |
| NL8700394A (en) | PROTECTION OF INTEGRATED CIRCUITS AGAINST ELECTRICAL DISCHARGE. | |
| US5631181A (en) | Method of making a monolithic diode array | |
| US5949094A (en) | ESD protection for high density DRAMs using triple-well technology | |
| US7649212B2 (en) | Active semiconductor component with a reduced surface area | |
| EP0657933B1 (en) | Integrated structure active clamp for the protection of power semiconductor devices against overvoltages | |
| US5181083A (en) | Pin diode with a low peak-on effect | |
| US3622845A (en) | Scr with amplified emitter gate | |
| NL8602705A (en) | ELECTRONIC SEMICONDUCTOR DEVICE FOR PROTECTING INTEGRATED CIRCUITS AGAINST ELECTROSTATIC DISCHARGES AND METHOD FOR MANUFACTURING THEM | |
| JP2001507524A (en) | Semiconductor device with half-bridge circuit | |
| EP0822596A2 (en) | Improvements in or relating to integrated circuits | |
| US6459102B1 (en) | Peripheral structure for monolithic power device | |
| EP0017022A1 (en) | A zener diode and method of fabrication thereof | |
| US5365086A (en) | Thyristors having a common cathode | |
| US5036377A (en) | Triac array | |
| US5637887A (en) | Silicon controller rectifier (SCR) with capacitive trigger | |
| EP1190450B1 (en) | Electrostatic discharge protection of integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BV | The patent application has lapsed |