NL8203737A

NL8203737A - Inrichting voor vercijfering van digitale signalen met een of meer des-schakelingen.

Info

Publication number: NL8203737A
Application number: NL8203737A
Authority: NL
Original assignee: Nederlanden Staat
Priority date: 1982-09-27
Filing date: 1982-09-27
Publication date: 1984-04-16
Also published as: EP0105553B1; DE3372247D1; DE105553T1; ATE28017T1; JPS5983434A; EP0105553A1

Description

· » 4 p··' '=y- :· .·_ V- - . ~’¥r..- —· ·7^- - , ::,·.ι· ·> j ! VO 3778 - 1 - - Mm

Inrichting voor vercijfaring van digitale signalen met ëén of meer DES-schakelingen.

A. Achtergrond van de uitvinding 1. Gebied van de uitvinding

De uitvinding heeft betrekking op een inrichting voor het vercijferen of Ontcijferen van digitale signalen omvattende ten minste ëén data-- standaard vercijfereenheid (DES). De werking van dergelijke DES is meer 5 uitvoerig beschreven in referentie D 1.

Vercijfereenheden vinden voornamelijk toepassing op dataverbindingen waarbij het onderscheppen van het dataverkeer relatief eenvoudig is, zoals bijvoorbeeld bij straalzenderverbindingen en bij verbindingen waarbij het bekend worden van de berichtinhoud absoluut ongewenst is.

IQ Het gebruik van de genoemde standaardvercijfereenheden heeft dan ook ruime toepassing gevonden voor het omschreven doel. Hierbij wordt het te verzenden datasignaal aan een zendzijde met behulp van een DES door middel van één van 2^ verschillende sleutels vercijferd en aan een ontvangzijde door middel van dezelfde sleutel ontcijferd.

15 2. Stand van de techniek

In referentie D 2 is er reeds op gevezen dat de 56-bit sleutel te klein 56 is, in die zin, dat door het uitproberen van elk der 2 sleutels op een onderschept datasignaal relatief snel de toegepaste sleutel te ontdekken valt en dat meervoudige vercijfering hier een oplossing 8203737 * * * - 2 - kan bieden. In referentie D 3 wordt er echter op gewezen dat tweevoudige vercijfering niet leidt tot bedoelde zekerheid. Onder andere is dit een gevolg van het bestaan van zogenaamde zwakke sleutels, omschreven in referentie D 4, maar ook kunnen er fouten gemaakt 5 worden bij de instelling van de vercijfer/ontcijfermoden van de twee toegepaste DES. In beide gevallen kan het voorkomen dat dubbele vercijfering leidt tot het verzenden van de oorspronkelijke of klare tekst.

B. Samenvatting van de uitvinding 10 Het is ëén van de doelstellingen van de onderhavige uitvinding een eenvoudige inrichting te verschaffen voor het betrouwbaar en op een economische wijze meervoudig vercijferen van een datasignaal, zodanig dat ook de zogenaamde zwakke sleutels toegepast kunnen worden zonder het gevaar op een ongewilde te snelle ontcijfering door middel van bij-15 voorbeeld uitproberen mogelijk te maken.

Daarbij berust de uitvinding op het inzicht dat op eenvoudige verrassende wijze de interactie tussen alle sleutelbits en alle databits

N

aanzienlijk vergroot kan worden door een modulo 2 optelling, waarin N = een geheel getal tot een maximum van de helft van het aantal modulo 20 2 per keer op te tellen bits. Hiertoe wordt de inrichting volgens de uitvinding gekenmerkt door middelen om een aantal, kleiner dan of ge-

N

lijk aan de helft van de bits van een vercijferd signaal, modulo 2 op te tellen bij een aantal andere bits van een vercijferd signaal en het aldus gevormde signaal toe te voeren aan een standaarddataver-25 cijfereenheid. Hierdoor wordt bereikt dat, ook bij een foutieve instelling van een DES, gedurende een vercijferbewerking de kans dat de klare tekst wordt uitgezonden aanzienlijk wordt verkleind. Tevens kan op deze wijze uitgesloten worden dat met de heden ten dienste staande rekenmachines in een tijd korter dan enkele dagen de toegepaste sleutel 30 door uitproberen kan worden berekend.

C. Korte beschrijving van de tekening

De uitvinding zal nu nader worden toegelicht aan de hand van de tekening, 8203737 ,.. - ., · γ+· . - ,·"· ^- * a t - 3-.- waarin wordt voorgesteld door:

Fig. 1 een aansluitschema van een data-encryption-standard (DES)

Fig. 2 een bekende serieschakeling van twee DES-eenheden Fig. 3 een blokschema van een serieschakeling volgens de uitvinding 5 van twee DES-eenheden

Fig. 4 een voorkeursuitvoering van de schakeling volgens Fig. 3 Fig. 5 een variant van de schakeling volgens Fig. 3 Fig. 6 een waarheidstabel van de poortschakelingen 19 en 20 van Fig. 5

Fig. 7a een uitgewerkte serieschakeling van twee DES-eenheden met 10 interactie per byte met b een tijddiagram

Fig. 8 een blokschema van een schakeling met vier DES-eenheden

Fig. 9 een blokschema van een schakeling met vier DES-eenheden volgens de uitvinding 15 Fig. 10a een nader uitgewerkt schema van een schakeling volgens de uitvinding met vier DES-eenheden met interactie per blok van acht bytes met b een schakeldiagram

Fig. 11 een blokschema van een schakeling volgens de uitvinding voorzien 20 van een microprocessor.

D. Referenties 1. FIPS PUB 46 d-d.15 januari 1977.

Uitgever: US Dept of Commerce/National Bureau of Standards.

2. Diffie, W. et al : Exhaustive cryptanalysis of the NBS data 25 encryption standard.

Tijdschrift: Computer; juni 1977; p. 74-84.

3. Merkle, R.C. et al: On the security of Multiple Encryption.

Tijdschrift: Communications of the ACM juli 1981; Volume 24; nr. 7 p. 465-467.

50 4. d.W. Davies: Data Security in networks.

Sixth data communications symposium in Asilomar Cal. USA 26 nov. 1979. Uitgever: IEEE New York NY USA.

8203737 V * ‘ - 4 - E. Beschrijving van de uitvoeringsvoorbeelden

Fig. 1 toont een aansluitschema van een DES waarbij aan een achtvoudige ingang 1 een datasignaal van acht bytes met ieder acht bits kan worden toegevoerd. Telkens na het invoeren van een inleescommando op een ingang 2 5 wordt êën byte van het te vercijferen signaal ingelezen op de ingang 1 en een byte van de sleutel, die op een achtvoudige ingang 3 wordt aange-• boden. Na het inlezen van de acht bytes op de ingangen 1 en 3 vindt ver-cijfering of ontcijfering plaats.

Een signaal op een ingang 4 bepaalt of de DES vercijfert of ontcijfert.

10 Via een achtvoudige uitgang 5 wordt telkens wanneer een commando op een ingang 6 wordt gegeven, een byte van de acht vercijferde bytes aangeboden. De werking van een DES is van algemene bekendheid en is nader omschreven in referentie D 1,

Een verbetering van de schakeling volgens Fig. 1 wordt gevormd door de 15 reeds bekende schakeling volgens Fig. 2, waarin twee DES-eenheden 7 en 8 in serie zijn geschakeld (zie referentie D 3). De verbetering volgens de onderhavige uitvinding wordt aangegeven in het blokschema volgens Fig. 3, waarin op de achtvoudige ingang 1 van de DES-eenheid 7 een blok van acht bytes wordt ingelezen op de hierboven omschreven wijze. De 20 vercijferde bytes worden êén voor êên aan vierdraadsuitgangen 9 en 10 aangeboden waarna de signalen van de uitgang 9 modulo 2 worden opgeteld bij de signalen van de uitgang 10 door middel van 1, 2, 3 of 4 EXOR-poorten 11 alvorens via een ingang 12 aan de DES-eenheid 8 te worden aangeboden.

Aan de ingang 3 van de DES-eenheid 8 kan dezelfde sleutel als aan de 25 ingang 3 van de DES-eenheid 7 worden aangeboden of een andere sleutel.

Fig. 4 geeft een voorbeeld van de verbindingen tussen de twee DES-eenheden 7 en 8. Het spreekt voor zich dat iedere andere geschikte bedra-dingsvolgorde voldoet.

Voor de ontcijfering aan de ontvangzijde wordt een overeenkomstige scha-30 keling toegepast. Fig. 5 toont een uitvoeringsvoorbeeld voor een modulo 4 optelling. De signalen op de geleiders 13 en 14 worden modulo 4 opgeteld bij die van de geleiders 15 en 16 via de respectievelijke modulo 4 optel- 8203737 % ' ' ' * *< ....... -,-j.— — . “Γ7--" -··.· ·:"· .·*» .·. ~ · · .¾..

- 5 - poorten 19 en 20. Voor deze poorten toont Fig. 6 de waarheidstabel.

Op dezelfde wijzen als hierboven aangegeven kan een modulo 8 optelling worden gerealiseerd.

De beschreven uitvoeringsvoorbeelden hebben telkens betrekking op een 5 modulo 2 optelling binnen een byte. Een meer complexe variant wordt gegeven door Fig. 7 waarin Fig. 7a een schakeling voorstelt voor het modulo 2 optellen van de bits van twee bytes.Omdat de bytes tijdverdeeld uit de DES 7 worden uitgelezen,wordt gebruik gemaakt van een tussen-geheugen 21.

10 Fig. 7b geeft het bijbehorende schakeldiagram voor de diverde functies.

Een eerste byte wordt via de achtvoudige uitgang van de DES 7 uitgelezen en via een achtvoudige schakelaar S^ toegevoerd aan het tussengeheugen 21 en ingelezen door bekrachtiging van een ingang 22. Tegelijkertijd wordt een uitleesingang 23 bekrachtigd zodat het byte via een achtvoudige 15 schakelaar S2 wordt toegevoerd aan de DES 8. Hierna worden de schakelaars Sj en 82 omgelegd in de stand a en wordt een tweede byte via de achtvoudige EXOR-poort 9 aan da DES 8 toegevoegd terwijl modulo 2 de in het tussengeheugen 21 opgenomen eerste byte hierbij wordt opgeteld.Op dezelfde wijze wordt bij het vierde byte het derde, bij het zesde het 20 vijfde enzovoorts modulo 2 opgeteld. Het spreekt voor zich dat ook hier modulo 4 en 8 optellingen mogelijk zijn en voorts iedere combinatie van bytes.

De hierboven omschreven schakelingen hebben elk als effect dat het aantal sleutelcombinaties wordt vergroot en bieden door de interactie die de 25 EXOR-poorten veroorzaken een aanzienlijk betere beveiliging tegen zwakke sleutels en besturingsfouten dan met de tot op heden bekende inrichtingen mogelijk was.

Een meer complexe wijze van combineren van DES-eenheden toont Fig. 8, waarin de serieketens van DES eenheden 25 en 26 enerzijds en die van 30 DES eenheden 27 en 28 anderzijds parallel zijn geschakeld. Via een ingang 24worden beurtelings een of meer bytes aan elk der beide ketens toegevoerd. Na vercijfering worden beurtelings uit elk der ketens in hetzelfde ritme de vercijferde bytes naar een uitgang 29 doorgeschakeld.

8 2 0 3 7 3 7 « - 6 -

Aan de DES-eenheden 25, 26, 27 en 28 kunnen verschillende sleutels k worden toegevoerd.

Een verbetering wordt bereikt door de uitvoering volgens Fig. 9 waar interactie tussen de cijfertekst uit 25 met 27 plaatsvindt middels 5 de eerder beschreven toepassing van interactie met behulp van EXOR-poorten 30 en 31,

Op dezelfde wijze als beschreven aan de hand van Fig. 7 kan ook hier weer byte voor byte vercijfering plaatsvinden: het meer gedetailleerde schema van Fig. 10a met het bijbehorende tijddiagram van Fig. 10b 10 geeft dit weer. Geheugens 32 en 33 dienen hier weer voor de opslag van een byte, achtvoudige EXOR-poorten 34 en 35 dienen voor de modulo 2 optelling.

Het spreekt voor zich dat de hierboven omschreven uitvoeringsvoorbeelden op een schier onbeperkte wijze gecombineerd kunnen worden zonder buiten 15 de scope van de onderhavige uitvinding te geraken.

Al deze oplossingen hebben als voordeel dat door aaneenschakeling van standaard DES-eenheden en EXOR-functies een aanzienlijk betere bescherming tegen uitproberen van de sleutelmogelijkheden van het over te zenden signaal wordt verkregen.

20 Fig. 11 toont een schakeling rondom een microprocessor 36. Een aan een 1/0 eenheid 37 toegevoerd te vercijferen signaal wordt byte voor byte door de microprocessor 36 in een DES 38 gevoerd. De microprocessor 36 haalt tevens een eerste sleutel op uit een geheugen 39. Na de eerste vercijfergang wordt het vercijferde signaal op de hierboven omschreven

N

25 wijze door de microprocessor 36 modulo 2 opgeteld. Het aldus ontstane signaal wordt weer toegevoerd aan de DES 38 en nogmaals vercijferd met dezelfde sleutel of met een andere eveneens in het geheugen 39 opgeslagen sleutel. Het geheugen 39 omvat zowel een uitsluitend leesbaar gedeelte (ROM) voor het vastleggen van de procedure en de diverse bewerkingen 30 ais een schrijf/lees gedeelte (RAM) voor het wegzetten van de resultaten van de diverse bewerkingen.

8203737

Claims

1. Inrichting voor het vercijferen of ontcijferen van digitale signalen omvattende ten minste één data-standaard-vercijfereenheid (DES), gekenmerkt door middelen om een aantal, kleiner dan of gelijk aan de helft . . N van het aantal bits van een vercijferd signaal modulo 2 op te tellen 5 bij een aantal andere bits van een vercijferd signaal en het aldus gevormde signaal toe te voeren aan dezelfde of een andere DES .

2. Inrichting volgens conclusie l,met het kenmerk, dat een eerste gedeelte van het aantal bits van een door een eerste DES vercijferd signaal N modulo 2 wordt opgeteld bij een ander gedeelte en het aldus gevormde 10 signaal wordt toegevoerd aan een tweede DES.

3. Inrichting volgens conclusie 1, gekenmerkt door vier DES, welke in twee serietakken van elk twee DES parallel zijn geschakeld, waarbij een eerste gedeelte van het aantal bits van een door een eerste DES in een N eerste van de twee serietakken vercijferd signaal modulo 2 wordt opge-15 teld bij een eerste gedeelte van het aantal bits van een door een eerste DES in de tweede serietak vercijferd signaal en waarbij een ander gedeelte de bits van een door de eerste DES van de tweede serietak vercijferd signaal modulo 2 wordt opgeteld bij een ander gedeelte van de bits van een door de eerste DES van de eerste serietak vercijferd signaal. 8203737