NL8120486A

NL8120486A - DEVICE FOR AUTOMATICALLY ERASING THE INFORMATION CONTENT IN AN INFORMATION BASE.

Info

Publication number: NL8120486A
Application number: NL8120486A
Authority: NL
Original assignee: Ericsson Telefon Ab L M
Priority date: 1980-12-23
Filing date: 1981-12-21
Publication date: 1983-04-05
Also published as: NO822813L; SE8009141L; ES508252A0; GB2108738A; WO1982002274A1; IT8125766A0; ES8302944A1; SE425705B; GB2108738B

Description

8120486 f • VO 40398120486 f • VO 4039

Titel: Inrichting voor het automatisch uitwissen van de informatie- inhoud in een informatiebasis.Title: Device for automatically erasing the information content in an information base.

De uitvinding heeft betrekking op een inrichting in een informatiebasis, welke dient om te beletten, dat iemand op een ongerechtvaardigde 5 wijze toegang heeft tot of misbruik maakt van de informatie-inhoud in de informatiebasis.The invention relates to a device in an information base, which serves to prevent someone from accessing or abusing the information content in the information base in an unjustified manner.

Bij die informatiebases, waarbij de informatie-inhoud confidentieel of geheim is, bestaat steeds kans op sabotage of ongerechtvaardigde toegang tot de informatie. De toegang tot de informatie bij dergelijke inricht-! 10 tingen wordt normaliter op verschillende wijzen beperkt, bijvoorbeeld door classificerende aansluitingen, codering van de informatie bij de informatie-overdracht of het gebruik van een type stelsel met wacht-woorden. De inrichtingen worden ook beveiligd en opgesteld in beschermde gebieden. Ondanks dit bestaat er een kans, dat groepen een installatie 15 kunnen bezetten. In dat geval kan het lastig zijn de informatie en de functies van de installatie te beveiligen. In dergelijke extreme geval-len is een opblazen van de gehele installatie in bepaalde gevallen voorgeschreven.In those information bases, where the information content is confidential or secret, there is always a risk of sabotage or unauthorized access to the information. Access to information with such a device! Typically, restrictions are limited in various ways, for example, by classifying terminals, encoding the information in the information transfer, or using a type of password system. The establishments are also secured and placed in protected areas. Despite this, there is a chance that groups may occupy an installation 15. In that case it can be difficult to secure the information and the functions of the installation. In such extreme cases, inflation of the entire installation is required in certain cases.

Het probleem bij de bekende techniek is natuurlijk, dat bij be-20 mande installaties er een grote kans bestaat, dat het personeel bij een eventueel opblazen gewond raakt, terwijl voorts misschien een hoe-veelheid waardevolle uitrusting op onnodige wijze wordt vernietigd. Voorts is het gebleken, dat het zeer lastig is informatie, die op een band of in bandcassettes is opgeslagen, op een voldoend effectieve wijze te ver-: 25 nietigen.The problem with the prior art is, of course, that in the case of man-made installations there is a high risk of personnel being injured in the event of any inflation, while, furthermore, perhaps destroying an amount of valuable equipment unnecessarily. Furthermore, it has been found to be very difficult to destroy information stored on a tape or tape cassettes in a sufficiently effective manner.

Volgens de uitvinding wordt dit probleem opgelost door de informatie basis te voorzien van een speciale knop, een zgn. noodknop, welke wanneer 'deze wordt geactiveerd electrische pulsen toevoert aan een electronische keten, die in een eerste stap alle informatie in de informatiebasis uit-30 wist en daarna in een tweede stap alle programma-informatie in de informatiebasis uitwist.According to the invention, this problem is solved by providing the information base with a special button, a so-called emergency button, which, when activated, supplies electrical pulses to an electronic circuit, which in a first step outputs all information in the information base. and then erases all program information in the information base in a second step.

Het voordeel van de inrichting volgens de uitvinding, vergeleken met de bekende inrichtingen is, dat de gehele installatie onbruikbaar kan worden gemaakt zonder materiele destructie en zonder dat het per-35 soneel aan een kans op gevaren wordt blootgesteld. Wanneer de informatie 8120486 $ , __ -2- ; is uitgewist kan de inhoud van de banden, cassettes of schijfgeheugens niet in andere rekeninrichtingen worden uitgelezen. Aangezien alle programme 's zijn uitgewist, kan de informatiebasis ook niet worden gebruikt : voor het verspreiden van onjuiste informatie. Voorts verkrijgt men met 5 de inrichting volgens de uitvinding een technisch meer eenvoudige en meer economische en meer gunstige oplossing dan bij de bekende inrichtingen.The advantage of the device according to the invention, compared to the known devices, is that the entire installation can be rendered useless without material destruction and without exposing the personnel to a risk of danger. When the information 8120486 $, __ -2-; has been erased, the contents of the tapes, cassettes or disc memories cannot be read in other computing devices. Since all programs have been obliterated, the information base cannot be used either: to disseminate incorrect information. Furthermore, with the device according to the invention a technically simpler and more economical and more favorable solution is obtained than with the known devices.

De uitvinding zal onderstaand nader worden toegelicht onder ver-wijzing naar de tekening waarin een uitvoeringsvorm volgens de uitvinding in blokschema is weergegeven.The invention will be explained in more detail below with reference to the drawing, in which an embodiment according to the invention is shown in block diagram.

; 10; Zoals uit de tekening blijkt, maakt de inrichting volgens de uitvinding deel uit van een informatiebasis installatie, voorzien van een informatiestelsel van bekend type, dat bijvoorbeeld is beschreven in AXE 10 System Survey, LME 118708, waarbij een rekeninrichting de 1registratie en het uitlezen in aangesloten informatiegeheugens en pro-15 grammageheugens bestuurt. Een dergelijke registratie en uitlezing is bekend en wordt niet door de uitvinding omvat doch slechts genoemd om de beoordeling van de inrichting te vereenvoudigen. Bij een informatieba-sisinstallatie kunnan dergelijke informatie-programma geheugens bijvoor-beeld bestaan uit bandgeheugens, casettegeheugens, schijfgeheugens, half-20 geleidergeheugens enz.; 10; As can be seen from the drawing, the device according to the invention forms part of an information base installation, provided with an information system of known type, which is described, for example, in AX 10 System Survey, LME 118708, in which a computer calculates the registration and the reading controls information memories and programming memories. Such a recording and reading is known and is not included in the invention but only mentioned to simplify the assessment of the device. In an information base installation, such information program memories may, for example, consist of tape memories, cassette memories, disk memories, half-conductor memories, etc.

Bij de installatie, als weergegeven in de figuur, is een aantal informatiegeheugens DSl-DSn aanwezig voor het opslaan van de informatie waarmede de informatiebasis werkt. De geheugens kunnen van verschillende typen zijn en kunnen ook verschillende typen gegevens bevatten dat wil 25 zeggen, dat zij als volledig van elkaar gescheiden functionele eenheden kunnen worden beschouwd. In de informatiebasis is ook een aantal verdere geheugens aanwezig, namelijk de programmageheugens PSl-PSn. Ook deze geheugens kunnen voorzien in van elkaar gescheiden functionele eenheden. In de geheugens PSl-PSn worden die programme's opgeslagen, welke de proces-30 sen in de informatiebasis besturen. Alle geheugens, zowel informtiegeheugens als programmageheugens, ontvangen registratie- en uitleescommando's uit een rekeninrichting CPU, welke daarop is aangesloten doch in de figuur niet is weergegeven. Door de geheugens in functionele eenheden te verdelen, verkrijgt men een zeer korte toegangstijd. Aangezien zowel de informatie-35 als programmagegevens in een informatiebasis van zeer grote waarde kunnen 8120486 -3- .At the installation, as shown in the figure, a number of information memories DS1-DSn are present for storing the information with which the information base operates. The memories can be of different types and can also contain different types of data, ie they can be considered as completely separate functional units. A number of further memories are also present in the information base, namely the program memories PS1-PSn. These memories can also provide separate functional units. The programs PS1-PSn store those programs which control the processes in the information base. All memories, both information memories and program memories, receive record and read commands from a computing device CPU connected thereto but not shown in the figure. By dividing the memories into functional units, a very short access time is obtained. Since both the information 35 and program data can be in a very large information base, 8120486 -3-.

f zijn voor een saboteur of een agressor, moet in de installatie, naast de zuiver "fysieke beveiliging, een mogelijkheid zijn om een onrecht-matige toegang tot de belangrijke informatie, die in de geheugens is opgeslagen, te beletten. Zoals reeds is vermeld, is het opblazen van 5 de informatie een methode, die zowel gevaarlijk als onveilig is. De inrichting volgens de uitvinding maakt een doeltreffende eliminatie van informatie en programme's door uitwissen mogelijk, zodat nog het personeel nog de installatie schade zullen lijden.f for a saboteur or an aggressor, in addition to the purely "physical security", the installation must be able to prevent unauthorized access to the important information stored in the memories. As already mentioned, Inflating the information is a method that is both dangerous and unsafe The device according to the invention allows an effective elimination of information and programs by erasing, so that the personnel will still suffer the installation damage.

| Verder blijkt uit de figuur, dat de inrichting volgens de uitvin- ! io ding adresgeneratoren ADl-ADn resp. APl-APn bevat, die afzonderlijk met de respectieve adresingangen van elke informatie-opzamelinrichting DS1-DSn en programma-opzamelinrichting PSl-PSn zijn verbonden teneinde elke geheugenplaats, die in het aangesloten geheugen aanwezig is, aan te ge-ven. Poortketens GDl^-GDn^ en GPl-GPn^ zijn met de informatie-ingangen 15 van de geheugens verbonden, uit welke poorten logische nullen in elke positie van een aangewezen adres in het geheugen worden geregistreerd wanneer het geheugen op een registratie-ingang W een registratiepuls ontvangt. Derhalve is de gedacht achter het uitwissen, dat voor elk aangewezen adres in het geheugen slechts nullen in de aangewezen positie 20 worden geregistreerd onafhankelijk van datgene, dat daarin vooraf is geregistreerd, totdat het gehele geheugen met nullen is gevuld.| It is furthermore apparent from the figure that the device according to the invention! io thing address generators ADl-ADn resp. AP1-APn individually connected to the respective address inputs of each information storage device DS1-DSn and program storage device PS1-PSn to indicate each memory location contained in the connected memory. Gate circuits GD1 ^ -GDn ^ and GP1-GPn ^ are connected to the information inputs 15 of the memories, from which gates logical zeros are registered in memory in any position of a designated address when the memory on a registration input W registration pulse. Therefore, it has been thought to erase that for each designated address in the memory only zeros in the designated position 20 are recorded independently of what is pre-registered therein until the entire memory is filled with zeros.

Zoals uit de figuur blijkt, is de uitgang van een bedrijfspunt MO met de instelingang van bistabiele flip-flop SRl verbonden, welke, wanneer deze wordt geactiveerd, dient voor het verschaffen van een signaal 25 met een vooraf bepaald logisch niveau zolang als geen activeringssignaal aan de terugstelingang van de flip-flop wordt toegevoerd. De uitgang van de flip-flop is verbonden met de ingangen van een aantal adresgeneratoren ADl-ADn, van het type 74 LS 191 van Texas Instruments.Elk van de adresgeneratoren is afzonderlijk aan de uitgangen met de adresingangen van 30 een overeenkomstig informatiegeheugen DSl-DSn verbonden, welk laatste een Intel type 2114 L. is. De taak van de adresgeneratoren, bij bekrachti-ging en bij besturing door een knop CL, die voor het stelsel gemeenschap-pelijk is, is het verschaffen van alle adressen, die in het aangesloten informatiegeheugen kunnen optreden en het achtereenvolgens aangeven van 35 elk adres in het geheugen. Bij de uitvoeringsvorm is aangenomen, dat elk 8120486 -4- woord, dat in het geheugen wordt opgeslagen, uit vier bits bestaat; het is duidelijk, dat de geheugens ook kunnen worden ontworpen voor andere woordlengten, van bijvoorbeeld acht bits. Dit beinvloedt evenwel niet het uitwisprincipe. De uitgang van een poortketen GDl^-GDn^is met elk van de informatie-ingangen van elk informatiegeheugen DSl-DSn verbonden.As can be seen from the figure, the output of an operating point MO is connected to the setting input of bistable flip-flop SR1, which, when activated, serves to provide a signal 25 with a predetermined logic level as long as no activation signal is the reset input of the flip-flop is supplied. The output of the flip-flop is connected to the inputs of a number of address generators AD1-ADn, type 74 LS 191 of Texas Instruments. Each of the address generators is separate at the outputs with the address inputs of a corresponding information memory DS1-DSn connected, the latter being an Intel type 2114 L. The task of the address generators, upon activation and control by a button CL, which is common to the system, is to provide all the addresses which may occur in the connected information memory and successively indicate each address in the memory. In the embodiment, it is assumed that each 8120486-4 word stored in memory consists of four bits; it is clear that the memories can also be designed for other word lengths, for example eight bits. However, this does not affect the erasure principle. The output of a gate circuit GD1 ^ -GDn ^ is connected to each of the information inputs of each information memory DS1-DSn.

De poortketens zijn logische EN-ketens van het type 74 LS 02 van National, voorzien van twee ingangen., waarvan er een inverterend is.De uitgang van de flip-rflop SRI is verbonden met alle genoemde inverterende ingangen van de EN-ketens. De tweede ingang van elk van de EN-ketens j 10 is verbonden met een informatielijn DB, die gemeenschappelijk is voor de : geheugens, over welke informatielijn de communicatie wordt onderhouden tussen de rekeninrichting CPU en de geheugens DSl-DSn. Bij de uitvoerings-' vorm kan de rekeninrichting bestaan uit een microprocessor vervaardigd door Motorola onder type nummer MC 68000. De uitgang van de flip-flop 15 SRI is ook verbonden met edn van de ingangen van een OR-keten ORl-ORn, waarvan de tweede ingang wordt gevoed vanuit de rekeninrichting CPU.The gate circuits are National 74 LS 02 logic EN circuits, which have two inputs, one of which is inverting. The output of the flip-flop SRI is connected to all of the listed inverting inputs of the EN circuits. The second input of each of the AND circuits j10 is connected to an information line DB, which is common to the memories, over which information line communication is maintained between the computing device CPU and the memories DS1-DSn. In the embodiment, the computing device may consist of a microprocessor manufactured by Motorola under type number MC 68000. The output of flip-flop SRI is also connected to edn of the inputs of an OR circuit OR1-ORn, the second input is powered from the CPU processor.

De uitgang van de OR-ketens is verbonden met de registratie-ingang van het respectieve bijbehorende informatiegeheugen. Een register RDl-RDn, vervaardigd door Texas Instruments onder type nummer 74 LS 174, is met 20 de informatie-uitgangen van elk van de informatie-geheugens verbonden.The output of the OR circuits is connected to the registration input of the respective associated information memory. A register RD1-RDn, manufactured by Texas Instruments under type number 74 LS 174, is connected to the information outputs of each of the information memories.

.De registers bevatten evenveel posities als het informatiewoord, dat wil :zeggen in het gekozen geval 4. De uitgangen van de registers zijn verbon-dem met overeenkomstige ingangen van EN-ketens ODl-ODn, waarvan de uitgangen inverterend zijn en verbonden zijn met ingangen van een verdere : 25 EN-keten 02. De keten 02 heeft evenveel ingangen als het aantal EN-ketens ODl-ODn, dat op zijn beurt afhankelijk is van het aantal informatiege-heugens. Bij de gekozen uitvoeringsvorm bedraagt het aantal geheugens twee DSl-Dsn, hetgeen impliceert twee EN-keten ODl-ODn en derhalve twee ingangen bij de keten 02. Zoals uit de aanduiding van de geheugens 30 blijkt, kunnen er natuurlijk meer dan twee geheugens aanwezig zijn.The registers contain as many positions as the information word, that is to say in the case chosen 4. The outputs of the registers are connected to corresponding inputs of AND circuits OD1-ODn, the outputs of which are inverting and are connected to inputs of a further: AND-chain 02. The chain 02 has as many inputs as the number of AND-chains OD1-ODn, which in turn depends on the number of information memories. In the chosen embodiment, the number of memories is two DS1-Dsn, which implies two AND-chain OD1-ODn and therefore two entries at the circuit 02. As can be seen from the designation of the memories 30, there may of course be more than two memories present .

Een teller Cl, welke gemeenschappelijk is voor alle informatie-geheugens, is eveneens met de uitgang van de flip-flop SRI verbonden, waarbij de teller wordt bestuurd door de stelselklok CL, en een uitlees-puls naar het informatiegeheugen overdraagt wanneer de laatste positie 35 in het informatie geheugen is aangegeven, zodat het woord in de laatste 81 2 0 4 8 6 * - - -5- positie van het informatiegeheugen naar het respectdeve register RDl-RDn wordt uitgelezen. Om te beletten, dat de informatie uit het geheugen uit een ander adres dan het laatstgekozen adres wordt uitgelezen bij het uitwissen, zijn blokkeerketens Bl-Bn met de uitleesingangen van de in-5 formatiegeheugens verbonden, welke blokkeerketens bestaan uit EN-ketens waarvan een ingang inverterend is en met de uitgang van de flip-flop SRl is verbonden. De tweede ingang van de ketens Bl-Bn wordt gevoed vanuit de rekeninrichting CPU, welke onder normale omstandigheden op deze in-gang een uitleespuls verschaft. De uitgang van de EN-keten 02 is verbonden ' 10 met de instelingang van een tweede bistabiele flip-flop SR2 van hetzelfde type als de flip-flop SRl en waarvan de uitgang, op prescies dezelfde wijze als de uitgang van de flip-flop SRl, een precies gelijke electro-nische ketenvoet, welke de werkzaamheden naar de informatiegeheugens bestuurt, doch waarbij deze keten thans bestemd is voor de programma : 15 geheugens PSl-PSn, welke geheugens van hetzelfde type als de informatiegeheugens zijn. Derhalve is de uitgang van de flip-flop SR2 verbonden met de ingangen van de adresgeneratoren APl-APn, welke adresgeneratoren van hetzelfde type zijn als de generatoren ADl-ADn. Elk van de adresgeneratoren is verbonden met adresingangen van een overeenkomstig programma-20 geheugen PSl-PSn. De generatoren dienen, zoals reeds is vermeld, voor het verschaffen van alle adress, die in het aangesloten programmageheugen kunnen optreden onder bestuur van de gemeenschappelijke stelselklok, en geven op hun beurt elk adres in het geheugen aan. De woordlengte in de programmageheugens is dezelfde als in de informatiegeheugens, nl. 4 bits.A counter C1, which is common to all information memories, is also connected to the output of the flip-flop SRI, the counter being controlled by the system clock CL, and transmitting a read pulse to the information memory when the last position is 35. is indicated in the information memory, so that the word in the last 81 2 0 4 8 6 * - - -5- position of the information memory is read out to the respective register RD1-RDn. In order to prevent the information from the memory from being read from an address other than the last selected address during the erasure, blocking circuits Bl-Bn are connected to the read-out inputs of the in-5 formation memories, which blocking circuits consist of EN circuits whose input is inverting and is connected to the output of the flip-flop SR1. The second input of the circuits B1-Bn is fed from the computing device CPU, which under normal circumstances provides a readout pulse at this input. The output of the AND circuit 02 is connected to the adjustment input of a second bistable flip-flop SR2 of the same type as the flip-flop SR1 and whose output is exactly the same as the output of the flip-flop SR1. , an exactly equal electronic circuit foot, which controls the work to the information memories, but this circuit is now intended for the program: 15 memories PS1-PSn, which are memories of the same type as the information memories. Therefore, the output of the flip-flop SR2 is connected to the inputs of the address generators AP1-APn, which address generators are of the same type as the generators AD1-ADn. Each of the address generators is connected to address inputs of a corresponding program memory PS1-PSn. The generators, as already mentioned, serve to provide all the addresses which may occur in the connected program memory under the control of the common system clock, and in turn indicate each address in the memory. The word length in the program memories is the same as in the information memories, namely 4 bits.

25 De poortketens GPlGPn^ die van hetzelfde type zijn als de poortketens GDl^-GDn^ zijn verbonden met de informatieingangen van de programmageheugens. De uitgang van de flip-flop SR2 is verbonden met de inverterende ingang van alle EN-ketens GPljGPn^. Een tweede ingang van elk van de EN-ketens is verbonden met een besturingslijn CB, welke gemeenschappelijk 30 is voor de programmageheugens en over welke lijn de rekeninrichting CPU in het normale geval informatie met de geheugens PSl-PSn uitwisselt.The gate chains GPlGPn ^ which are of the same type as the gate chains GD1 ^ -GDn ^ are connected to the information inputs of the program memories. The output of the flip-flop SR2 is connected to the inverting input of all AND circuits GPljGPn ^. A second input from each of the AND circuits is connected to a control line CB, which is common to the program memories and over which line the computing device CPU normally exchanges information with the memories PS1-PSn.

De uitgang van een OR-keten ORPl-ORPn is verbonden met de registratie-ingang van elk van de programmageheugens. Een ingang van elke OR-keten wordt gevoed uit de rekeninrichting CPU, welke tijdens het normale be-35 drijf registratiepuls levert. De tweede ingang van de OR-ketens is ver- 8120486 -6- bonden met de uitgang van de flip-flop SR2 van waaruit registratie-pulsen worden verkregen bij uitwissen. Een register RPl-RPn van het-zelfde type als de registers RDl-RDn is verbonden met de informatie-uitgangen van elk van de geheugens PSl-PSn. De uitgangen van de registers 5 zijn verbonden met overeenkomstige ingangen van EN-ketens OPl-OPn waarvan de uitgangen inverterend zijn en met ingangen van een verdere EN-keten 03 zijn verbonden.The output of an OR circuit ORP1-ORPn is connected to the registration input of each of the program memories. An input of each OR circuit is powered from the computing device CPU, which provides recording pulse during normal operation. The second input of the OR circuits is connected 8120486-6 to the output of the flip-flop SR2 from which registration pulses are obtained upon erasure. A register RP1-RPn of the same type as the registers RD1-RDn is connected to the information outputs of each of the memories PS1-PSn. The outputs of the registers 5 are connected to corresponding inputs of AND circuits OP1-OPn, the outputs of which are inverting and are connected to inputs of a further AND circuit 03.

De uitgang van de keten 03 is verbonden met de instelingang van : een derde bistabiele flip-flop SR3, welke van het zelfde type is van de flip- : 10 flops SR1-SR2, en waarvan de uitgang is verbonden met een controlelamp L.The output of the circuit 03 is connected to the setting input of: a third bistable flip-flop SR3, which is of the same type of the flip-flops: SR1-SR2, and the output of which is connected to a control lamp L.

Met de uitgang van de flip-flop SR2 is in dit geval ook een teller C2 verbonden, die gemeenschappelijk is voor alle programmageheugens en van ; hetzelfde type is als de teller Cl, welke teller C2 wanneer de laatste positie in het programmageheugen is aangezen, het gekozen woord in het 15 respectieve register RPl-RPn inleest. EN-ketens BPl-BPn zijn met de uit- leesingangen. van de programmageheugens verbonden om inlezen in het geheugen tijdens uitwissen te blokkeren. Een van de ingangen van elk van de ketens : BPl-BPn is inverterend en wordt gevoed uit de uitgang van de flip-flop SR2. Onder normale omstandigheden levert de rekeninrichting CPU uitlees-20 pulsen aan de geheugens door verbinding met de tweede ingang van de ketens BPl-BPn. Zoals vermeld, heft de teller C2 de uitleesblokkering elke keer, dat het laatste adres in het geheugen is gekozen, op. In nor-; male gevallen werkt de rekeninrichting CPU op een bekende wijze ten aan-zien van de respectieve aangesloten geheugens DSl-DSn en PSl-PSn. Indien 25 zich evenwel een zodanige situatie voordoet, dat de informatie in alle geheugens moet worden uitgewist, geschiedt dit overeenkomstig het hierna te beschrijven proces.In this case, a counter C2 is also connected to the output of the flip-flop SR2, which is common to all program memories and to; is the same type as counter C1, which counter C2 reads the selected word into the respective register RP1-RPn when the last position in the program memory is indicated. AND chains BP1-BPn are with the readout inputs. of the program memories connected to block reading into memory during deletion. One of the inputs of each of the circuits: BP1-BPn is inverting and is fed from the output of the flip-flop SR2. Under normal circumstances, the computer CPU supplies read-20 pulses to the memories through connection to the second input of the circuits BP1-BPn. As mentioned, the counter C2 clears the readout block every time the last address in memory is selected. In nor-; In some cases, the computing device CPU operates in a known manner with respect to the respective connected memories DS1-DSn and PS1-PSn. However, if a situation arises such that the information must be erased in all memories, this shall be done in accordance with the process to be described below.

De bedienende persoon aktiveert een niet-vergrendelende drukknop een zogenaamde "noodknop" in een bedrijfspunt MO. Een positieve spannings 30 puls wordt dan naar de instelingang van de bistabiele flip-flop SRI over-gedragen, welke dan wordt ingesteld op EEN, d.w.z., dat een logisch EEN-signaal op de uitgang verschijnt en in deze positie blijft indien geen op nul terugstellend signaal aan de terugstelingang van de flip-flop wordt wordt toegevoerd. Het uitgangssignaal van de flip-flop SRI activeert de 35 adresgeneratoren ADl-ADn, welke onder bestuur door signalen uit de gemeen- 8120486 ; -7- schappelijke stelselklok CL beginnen alle adressen te verschaffen, die in de aangesloten informatiegeheugens DSl-DSn kunnen optreden. De adres-generatoren werken parallel doch elk naar zijn eigen informatiegeheugen. Achtereenvolgens worden alle adressen in de informatiegeheugens aange-5 wezen. Het uitgangssignaal van de flip-flop SRl activeert ook de in-verterende ingangen van de EN-ketens GDI^-GDn^, waarbij de uitgangen van de genoemde EN-ketens een logisch NUL-signaal'vertonen. Het EEN-signaal uit de flip-flop SRl wordt toegevoerd aan een van de ingangen : van elk van de OR-ketens ORl-ORn, waarvan de uitgangen dan registratie-; 101 pulsen naar de registratie-ingang W van het respectieve informatiegeheugen ; DSl-DSn overdragen. Wanneer een informatiegeheugen een registratiepuls ontvangt worden de nullen uit de uitgangen van de EN-ketens GDl^-GDn^ in elke geheugenpositie op het adres, dat door de adresgeneratoren is aangewezen, geregistreerd. Op deze wijze gaat het aanwijzen en registreren 15 in elk geheugen voort totdat het gehele geheugen is gevuld met nullen, onaf-hankelijk van datgene, dat eerder is geregistreerd. Teneinde een bevesti-gingssignaal te verkrijgen, dat de geheugens volledig zijn uitgewist, dat wil zeggen met nullen zijn gevuld en het uitwisproces voor de pro-grammageheugens PSl-PSn te beginnen, wordt de informatie uit de laatste j 20 adrespositie van het respectieve informatiegeheugen in de registers RDl-RDn ingelezen. Zoals reeds is vermeld, wordt het uitlezen uit de . informatiegeheugens in alle adresposities behoudens de laatste vergren-deld. De teller Cl, welke evenveel stappen bezit als het aantal woorden in het informatiegeheugen, wordt door het signaal uit de flip-flop SRl 25 geactiveerd en stapt onder bestuur van de gemeenschappelijke stelselklok steeds έέη stap voor elk gekozen adres in het informatiegeheugen. Wanneer de teller de positie heeft bereikt welke overeenkomt met de laatste adrespositie van het informatiegeheugen, levert de teller aan de uitgang een signaal, dat de uitleesingang R van alle informatiegeheugens DSl-DSn 30 direct activeert, waarbij de inhoud van de laatste adrespositie van elk informatiegeheugen aan het respectieve register RDl-RDn wordt toegevoerd.The operator activates a non-locking push button a so-called "emergency button" in an operating point MO. A positive voltage 30 pulse is then transmitted to the bias stable flip-flop SRI input, which is then set to A, ie, a logic A signal appears on the output and remains in this position if none resets to zero. signal is applied to the reset input of the flip-flop. The output of the flip-flop SRI activates the 35 address generators AD1-ADn, which are controlled by signals from the common 8120486; -System clock CL starts to provide all addresses which can occur in the connected information memories DS1-DSn. The address generators operate in parallel, but each according to its own information memory. All addresses in the information memories are consecutively indicated. The output of the flip-flop SR1 also activates the inverting inputs of the AND circuits GDI-GDNn, the outputs of said AND circuits displaying a logic ZERO signal. The A signal from the flip-flop SR1 is applied to one of the inputs: from each of the OR circuits OR1-ORn, the outputs of which are then recorded; 101 pulses to the recording input W of the respective information memory; Transfer DSl-DSn. When an information memory receives a recording pulse, the zeros from the outputs of the AND circuits GD1 ^ -GDn ^ are recorded in each memory position at the address designated by the address generators. In this manner, the pointing and recording 15 in each memory continues until the entire memory is filled with zeros, independently of what has been previously recorded. In order to obtain a confirmation signal that the memories have been completely erased, ie zeroed and the erasing process for the program memories PS1-PSn is started, the information from the last address position of the respective information memory is the registers RD1-RDn are read in. As already mentioned, reading from the. information memories in all address positions except the last locked. The counter C1, which has the same number of steps as the number of words in the information memory, is activated by the signal from the flip-flop SR1 25 and always steps one step for each selected address in the information memory under the control of the common system clock. When the counter has reached the position corresponding to the last address position of the information memory, the counter supplies to the output a signal which directly activates the read input R of all information memories DS1-DSn 30, the content of the last address position of each information memory is applied to the respective register RD1-RDn.

In de rest van de adresposities wordt de uitlezing vergrendeld door het EEN-signaal uit de uitgang van de flip-flop SRl, welk signaal wordt toegevoerd aan de inverterende ingangen van de EN-ketens Bl-Bn, waar-35 bij de uitgangen van deze ketens een nul-signaal naar de uitleesingang 8120486 -8- van het respectieve informatiegeheugen overdragen. Op deze adressen wordt geen activeringssignaal uit de teller Cl overgedragen. De uitgangs-signalen uit de registers RDl-RDn worden toegevoerd aan overeenkomstige ingangen van de EN-ketens ODl-ODn. Aangezien de uitgangen van de EN-ke- 5 tens inverterend zijn, levert elke keten een logisch EEN-signaal, dat : aan een overeenkomstige ingang van een EN-keten 02 wordt toegevoerd.In the rest of the address positions, the reading is locked by the ONE signal from the output of the flip-flop SR1, which signal is applied to the inverting inputs of the AND circuits Bl-Bn, where at the outputs of these chains transmit a zero signal to the read input 8120486 -8- of the respective information memory. No activation signal is transferred from counter C1 at these addresses. The output signals from registers RD1-RDn are applied to corresponding inputs of the AND circuits OD1-ODn. Since the outputs of the AND circuit are inverting, each circuit provides a logic ONE signal which is applied to a corresponding input of an AND circuit O2.

. Derhalve worden de ingangen van de keten 02 parallel geactiveerd wanneer de laatste adrespositie van het respectieve informatiegeheugen wordt uit-gelezen. Het signaal uit de uitgang van de keten 02 wordt toegevoerd aan ! 10 de ingang van de flip-flop SR2, welke dan wordt geactiveerd en een EEN-: signaal naar de uitgang overdraagt. Dit signaal vormt het activerings-1 signaal voor het uitwissen van de programmageheugens PSl-PSn. Het proces is precies hetzelfde als dat, wat is beschreven bij het uitwissen van de informatiegeheugens DSl-DSn. De signalen uit de flip-flop SR2 acti-15 veren de adresgeneratoren APl-Apn, die onder bestuur door de stelselklok CL alle adressen verschaffen, die in de aangesloten programmageheugens PSl-PSn kunnen optreden. Alle adressen worden achtereenvolgens aangewezen. Het signaal uit de flip-flop SR2 activeert de inverterende ingangen van de EN-ketens GPl^-GPn^ en voorziet voorts in een registratiepuls voor de 20 registratie-ingang W van de programmageheugens door een ingang van elk van de OR-ketens ORPl-ORPn te activeren. De logische nullen, die op de informatie-ingangen van de geheugens bij uitwissen optreden, worden in de door de adresgeneratoren aangewezen adressen ingeschreven, zodat tenslotte alle programmageheugens met nullen zijn gevuld. Het uitwissen 25 wordt dan beeindigd en de informatie in de laatst gekozen adrespositie in elk programmageheugen wordt uitgelezen naar het respectieve register RPl-RPn, wanneer de uitleespuls uit de teller C2 wordt verkregen, die is synchroon met de adresgeneratoren stapt en gemeenschappelijk is voor de geheugens. De blokkering van het uitlezen in de rest van de geheugen-30 posities wordt verkregen door het feit, dat het uitgangssignaal van de flip-flop SR2 de inverterende ingangen van de EN-ketens BPl-BPn activeert, waarbij het nul-signaal op de uitleesingangen R van de geheugens wordt verkregen aangezien de teller C2 ook in deze adresposities een nul-signaal overdraagt. De signalen uit de registers RPl-RPn worden 35 toegevoerd aan de overeenkomstige ingangen van de EN-ketens OPl-OPn 6 1 2 0 4 8 6 -9- waarvan de inverterende-uitgangen signalen naar overeenkomstige ingangen van een EN-keten 03 overdragen. Wanneer alle geheugens zijn gewist en de ingangen van de keten 03 derhalve zijn geactiveerd, zendt deze keten een uitgangssignaal naar de derde bistabiele flip-flop SR3, welke dan op 5 EEn wordt ingesteld en een activeringssignaal naar de lamp L overdraagt, welke dan wordt ingeschakeld en aangeeft, dat het gehele uitwisproces is beeindigd. ?. Therefore, the inputs of the circuit 02 are activated in parallel when the last address position of the respective information memory is read. The signal from the output of the circuit 02 is applied to! 10 the input of the flip-flop SR2, which is then activated and transmits a A signal to the output. This signal forms the activation-1 signal for deleting the program memories PS1-PSn. The process is exactly the same as that described when deleting the information memories DS1-DSn. The signals from the flip-flop SR2 activate the address generators AP1-Apn, which under the control of the system clock CL provide all addresses which may occur in the connected program memories PS1-PSn. All addresses are designated consecutively. The signal from the flip-flop SR2 activates the inverting inputs of the AND circuits GPl ^ -GPn ^ and further provides a recording pulse for the 20 recording input W of the program memories through an input of each of the OR circuits ORP1- ORPn to activate. The logical zeros which occur on the information inputs of the erasure memories are written into the addresses designated by the address generators, so that finally all program memories are filled with zeros. The erasure 25 is then terminated and the information in the last selected address position in each program memory is read out to the respective register RP1-RPn when the readout pulse is obtained from the counter C2 which steps out of sync with the address generators and is common to the memories . The blocking of the readout in the rest of the memory-30 positions is obtained by the fact that the output signal of the flip-flop SR2 activates the inverting inputs of the AND circuits BP1-BPn, the zero signal being applied to the readout inputs R of the memories is obtained since the counter C2 also transmits a zero signal in these address positions. The signals from the registers RP1-RPn are applied to the corresponding inputs of the AND circuits OP1-OPn 6 1 2 0 4 8 6-9 whose inverting outputs transmit signals to corresponding inputs of an AND circuit 03. When all the memories have been cleared and the inputs of the circuit 03 have therefore been activated, this circuit sends an output signal to the third bistable flip-flop SR3, which is then set to 5 EEn and transmits an activation signal to the lamp L, which is then switched on and indicates that the entire erasing process has ended. ?

Onder normale omstandigheden, waarbij alle flip-flops SR op nul worden ingesteld dat wil zeggen wanneer geen uitwissen plaatsvindt, be-10: stuurd de rekeninrichting CPU, die in de tekening niet is afgebeeld, het 1registreren en uitlezen in de geheugens. De registratie geschiedt door , verbinding met de respectieve OR-ketens ORl-ORn en ORPl-ORPn. Het uitlezen geschiedt door de rekeninrichting te verbinden met de respectieve EN-ketens Bl-Bn en BPl-BPn. Wanneer een nul-signaal uit de uitgangen 15 van de flip-flop SRI SR2 naar de inverterende ingangen van de respectieve EN-ketens GDl^-GDn^ en GPljGPn^ wordt overgedragen, wordt het toevoeren van informatie aan de geheugens uit de informatielijn DB en de besturings-lijn CB volledig door de rekeninrichting CPU bestuurd.Under normal circumstances, where all flip-flops SR are set to zero, that is, when no erasure takes place, the calculator CPU, not shown in the drawing, controls 1 recording and reading in the memories. Registration is effected by connection to the respective OR chains OR1-ORn and ORP1-ORPn. The reading is done by connecting the computer to the respective AND circuits B1-Bn and BP1-BPn. When a zero signal is transferred from the outputs 15 of the flip-flop SRI SR2 to the inverting inputs of the respective AND circuits GD1 ^ -GDn ^ and GPljGPn ^, the information is supplied to the memories from the data line DB and the control line CB is completely controlled by the computing device CPU.

Verdere voordelen van de inrichting volgens de uitvinding zijn: 20 Aangezien een aantal fysische geheugens wordt gebruikt zou het ge- ruime tijd duren voordat alle informatie was gewist indien de rekeninrichting zelf deze functie met normale toegangsmethoden, een woord tegelijkertijd, zou vervullen. Door een paralleluitwissing in de geheugens verkrijgt men een aanmerkelijke tijdbesparing.Further advantages of the device according to the invention are: Since a number of physical memories are used, it would take a long time before all information was erased if the computer itself fulfills this function with normal access methods, one word at a time. Significant time savings are obtained by a parallel erasure in the memories.

25 Door de inrichting volgens de uitvinding wordt capaciteit verei- send werk aan de rekeninrichting onttrokken.The device according to the invention extracts capacity-requiring work from the computer.

Een korte toegangstijd door splitsing in een aantal geheugens, hetgeen ook modulariteit met een mogelijke expansie impliceert.A short access time by splitting into a number of memories, which also implies modularity with a possible expansion.

81204868120486

Claims

-10- * Apparatus for automatically destroying by erasing the information content in information memories and program memories in an information base installation without destroying the equipment characterized in that a control device MO, when activated, generates a control signal to a first group of parallel operating address generators (ADl-ADn) for successive generation! and selecting all addresses in a memory (DS1-DSn), which are separately | are connected to each of the generators, and which memory is included in a first memory group, the control signal also being applied to a second group of parallel operating address generators (AP1-APn) for sequentially supplying and selecting all addresses in ; a memory (PS1-PSn), which are separately connected to each of the address generators, which memory is arranged in a second memory group, and gate circuits (GDljGDn ^) are connected to the information inputs of each memory unit of the first memory group, through which chains binary digits of the same logic level in a first step in consecutively chosen addresses of the memories of the first memory group are recorded, and gate chains (GP1 ^ -GPn ^) are connected to the information inputs of each memory unit of the second memory group 20 , through which chains binary digits of the same logic level are recorded in a second step in the consecutively chosen addresses of the memories of the second memory group. 8120486