NL8006019A - Halfgeleiderinrichting omvattende een aantal in serie geschakelde dioden, en werkwijze ter vervaardiging daarvan. - Google Patents
Halfgeleiderinrichting omvattende een aantal in serie geschakelde dioden, en werkwijze ter vervaardiging daarvan. Download PDFInfo
- Publication number
- NL8006019A NL8006019A NL8006019A NL8006019A NL8006019A NL 8006019 A NL8006019 A NL 8006019A NL 8006019 A NL8006019 A NL 8006019A NL 8006019 A NL8006019 A NL 8006019A NL 8006019 A NL8006019 A NL 8006019A
- Authority
- NL
- Netherlands
- Prior art keywords
- region
- layer
- electrode
- semiconductor
- highly doped
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 1
- 238000001816 cooling Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000004922 lacquer Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 1
- VYRNMWDESIRGOS-UHFFFAOYSA-N [Mo].[Au] Chemical compound [Mo].[Au] VYRNMWDESIRGOS-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000001072 colon Anatomy 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
? ^ i * PHF 79.582 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.
"Halfgeleiderinrichting omvattende een aantal in serie geschakelde dioden, en werkwijze ter vervaardiging daarvan”.
De uitvinding betreft een halfgeleiderinrichting met een sub-straatgebied, een op het substraatgebied gelegen laagvormig halfgelei-dergebied van een eerste geleidingstype dat door een zich tot in het substraatgebied uitstrekkende groef verdeeld is in ten minste eerste en 5 tweede elektrisch gescheiden eilandvormige delen, waarbij elk deel een elektrodegebied bevat dat met het aangrenzende halfgeleidermateriaal een gelijkrichtende overgang vormt, en waarbij het elektrodegebied van het eerste deel en het gebied van het eerste geleidingstype van het tweede deel elektrisch verbonden zijn via een metaalstrook die de groef over-io brugt.
De uitvinding heeft verder betrekking op een werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting.
Een halfgeleiderinrichting van de beschreven soort is bekend uit het Britse octrooischrift GB-PS 1244759.
15 Bij het vervaardigen van halfgeleiderinrichtingen voor hoge frequenties, in het bijzonder van hoogfrequent X-bandgenerators is het vaak nodig dat dioden in serie geschakeld worden cm het vermogen van deze inrichtingen te vergroten.
Dit kan geschieden door individuele dioden in serie te schake-20 len. Dit heeft ondermeer het nadeel, dat de vervaardiging van de dioden enerzijds, en de onderlinge schakeling van de dioden anderzijds afzonderlijk geschiedt, terwijl op deze wijze niet-vlakke strukturen worden verkregen.
Bij de halfgeleiderinrichting zoals beschreven in het genoem-25 de GB-PS zijn op een zelfde halfgeleiderplaat de collector-hasisover-gangen van twee door een V-groef gescheiden npn-transistors via een me-taalbrug in serie geschakeld. De vervaardiging van een dergelijke inrichting vergt echter een groot aantal maskerings- en uitricht stappen.
De uitvinding heeft tot doel, een halfgeleiderinrichting te 30 verschaffen waarbij qp een zelfde halfgeleiderplaat een aantal dioden in serie geschakeld zijn, welke inrichting zeer compact is en met behulp van een zo klein mogelijk aantal uitricht- en maskeringsstappen reproduceerbaar kan worden vervaardigd.
8006019 PHF 79.582 2
Een halfgeleiderinrichting van de in de aanhef beschreven soort is volgens de uitvinding daardoor gekenmerkt, dat het laagvormige half-geleidergebied een aan het suhstraatgebied grenzende hooggedoteerde laag en een daarop gelegen lager gedoteerde laag bevat, en dat de metaalstrook 5 met de hooggedoteerde laag is verbonden door een zich van het oppervlak tot in de hooggedoteerde laag uitstrekkende kolcm van een elektrisch geleidend materiaal.
Onder elektrodegebied wordt in deze aanvrage verstaan het gebied waarover een gelijkrichtend contact met het materiaal van het eers-10 te geleidingstype wordt gevormd. In het geval van een Schottky-diode is dit het gebied van de Schottky-overgang; in het geval van een pn-diode is dit het gebied van het tweede geleidingstype dat met het laagvormige half-geleidergebied van het eerste geleidingstype de pn-overgang vormt.
De geleidende kolomen kunnen uit een metaal of uit een goed 15 geleidend halfgeleidermateriaal, bijvoorbeeld uit sterk gedoteerd poly-kristallijn silicium bestaan.
Met voordeel wordt een isolerend of zogenoemd half-isolerend substraatgebied toegepast, ofschoon ook een suhstraatgebied van het tweede geleidingstype dat met het laagvormige gebied een blokkerende pn-20 overgang vormt zou kunnen worden gebruikt.
Een voorkeursvorm van de inrichting die met zeer weinig masker ingsstappen kan worden vervaardigd is volgens de uitvinding daardoor gekenmerkt, dat de geleidende kolcm en het elektrodegebied beide begrensd worden door de genoemde, eerste groef en door een tweede groef die zich 25 tussen de geleidende kolcm en het elektrodegebied bevindt en zich van het oppervlak tot ten hoogste over een deel van de dikte van de hooggedoteerde laag uitstrekt.
De inrichting volgens de uitvinding kan op bijzonder geschikte wijze worden vervaardigd volgens een werkwijze die daardoor gekenmerkt 30 is, dat op een elektrisch praktisch isolerend suhstraatgebied achtereenvolgens een hooggedoteerde en een lager gedoteerde halfgeleiderlaag van een eerste geleidingstype worden aangebracht, dat op de lager gedoteerde halfgeleiderlaag tenminste twee elèktrodegebieden met bijbehorende elektroden gerealiseerd worden die met deze halfgeleiderlaag gelijkrichtende 35 overgangen vormen, dat vervolgens tussen deze elektroden een verdieping wordt geëtst die zich tot in de hooggedoteerde laag uitstrékt, dat deze verdieping wordt opgevuld met een elektrisch geleidend materiaal ter vorming van een geleidende kolcm, dat daarna een etsbestendige metaalstrook 8 0 0 6 0 1 9 * EHF 79.582 3 wordt aangebracht die één elektrode met de daarnaast gelegen geleidende kolon verbindt, dat vervolgens onder toepassing van alle aanwezige elektroden en geleidende kolommen als etsmasker het halfgeleidermateriaal ook onder de metaalstroken in een eerste etsstap tot ten hoogste over een deel 5 van de dikte van de hooggedoteerde laag wordt weggeëtst ter vorming van groeven die de elektroden en de geleidende kolomen omringen, dat vervolgens de groeven tussen een geleidende kolom en de er naast gelegen, niet via een metaalstrook er mee verbonden, elektrode worden gemaskeerd, waarna de niet gemaskeerde groeven tijden een tweede etsstap tot in het sub-10 straatgebied worden geëtst.
De uitvinding zal nu nader worden beschreven aan de hand van de tekening, waarin fig. 1 t/m 8 in opeenvolgende stadia de vervaardiging van een inrichting volgens de uitvinding tonen.
15 Op een substraat 1, in dit voorbeeld van half isolerend gallium- arsenide, zie fig. 1, wordt volgens de uitvinding door middel van epita-xiale aangroeiing, bijvoorbeeld vanuit de dampfase een eerste, hooggedoteerde halfgeleiderlaag 2 aangebracht (bijvoorbeeld van GaAs van het nH' 18 geleidingstype, met een doteringsconcentratie van ongeveer 10 atomen/ 20 cm en een dikte van ongeveer 5^,um), en vervolgens een tweede, lager ge- doteerde halfgeleiderlaag 3, van hetzelfde materiaal, bijvoorbeeld GaAs, van het n-geleidingstype, met een doteringsconcentratie van ongeveer 16 3 2.10 atomen/cm en een dikte van ongeveer 4^um).
Bij het vervaardigen van Schottky-dioden wordt vervolgens een 25 fotolaklaag 4 aangebracht, die qp zodanige wijze wordt belicht, dat een aantal op regelmatige afstanden van elkaar gelegen vensters worden gevormd, zoals weergegeven in fig. 2. Vervolgens wordt onder vacuum een metaal (5) bijvoorbeeld aluminium, opgedampt, dat in een elektrodegebied een Schottky kontakt vormt met de halfgeleiderlaag 3. Nadat de fotolak 30 door middel van een gebruikelijk oplosmiddel is verwijderd, blijft, zoals weergegeven in fig. 3, het metaal dat de elektroden 5 vormt alleen staan op de plaatsen waar eerder de vensters in de fotolak waren aangebracht (welk proces bekend is onder de Engelse benaming "lift-off").
Bij het vervaardigen van pn-dioden wordt volgens diverse be-35 kende technieken een p-n overgang aangebracht hetzij door een epitaxiale laag op te dampen van een geleidingstype dat tegengesteld is aan het ge-leidingstype van de reeds bestaande lagen 2 en 3, hetzij door binnen de halfgeleiderlaag 3 elektrodegebieden van een ander geleidingstype te vor- 8006019 PHF 79.582 4 men, bijvoorbeeld door ioneniirplantatie of door het via vensters indiffunderen van doteringsstoffen. Dit is verder voor de uitvinding niet van belang.
Uitgaande van het stadium zoals weergegeven in fig. 3, wordt 5 het halfgeleidermateriaal plaatselijk tussen de diverse elektroden 5 met een geschikt etsmiddel zodanig geëtst, dat er een holte ontstaat die zich uitstrékt tot aan, bij voorkeur tot ongeveer het midden van de half geleiderlaag 2. Een'geschikt etsmiddel voor een halfgeleidermateriaal als Ga As is bijvoorbeeld een mengsel van zwavelzuur en waterstofperoxide = 5 10 volumedelen; h202 = 1 volumedeel; Η,,Ο = 1 volumedeel). Vervolgens wordt deze holte opgevuld met een goed geleidend materiaal; in dit voorbeeld door het elektrolytisch aangroeien van een goudkolcm 6 zoals weergegeven in fig. 4.
De bovenzijde van de inrichting wordt vervolgens bedekt met 15 een fotolak, die via een masker zodanig wordt belicht dat in delen van het oppervlak die zich boven een metaalelektrode 5 en tevens boven een direkt daarnaast gelegen geleidende kolom 6 bevinden, vensters kunnen worden geeëtst. Door het opdampen van een dunne uit bijvoorbeeld een mo-lybdeen-goudverbinding bestaande metaallaag met een dikte van ongeveer 20 0,5^um en na verwijdering (lift-off) van de resterende lak, houdt men alleen de metaalstroken 7 over zoals weergegeven in fig. 5.
Vervolgens wordt het halfgeleidermateriaal opnieuw geëtst, bij voorkeur tot ongeveer het midden van de halfgeleiderlaag 2, zodat de diverse door de metaalelektroden 5 beschermde elementaire dioden en de 25 goudkolarmen 6 van elkaar worden gescheiden, en de stroken 7 worden onder-geëtst, waardoor deze worden gevormd tot bruggen zoals weergegeven in fig. 6.
Vervolgens wordt de bovenzijde van de inrichting opnieuw met een fotolaklaag 8 bedekt, die alleen in de ruimten tussen de kolomen 6 30 en de niet door een brug verbonden elektroden 5 ter maskering van 'deze ruimten in stand gehouden wordt, terwijl de etsbewerking met dezelfde oplossing op de niet gemaskeerde plaatsen worden voortgezet, zoals weergegeven in fig. 7.
Na etsen tot qp het half-isolerende substraat 1, en na ver-35 wij der ing van de resterende lak door middel van een gebruikelijk oplosmiddel, is de struktuur van fig. 8 verkregen.
Zoals reeds vermeld, kan voor het etsen van gallium-arsenide een ets vloeistof van zwavelzuur en waterstofperoxide worden gebruikt; 8005019
η I
EHF 79.582 5 ook kan hiervoor een verdunde oplossing van citroenzuur of een ander ets-middel worden gebruikt.
In figuur 8 is tevens schematisch op conventionele wijze de richting van de diode weergegeven. De verkregen inrichting vormt een se-5 rieschakeling van dioden. Terwijl een metaal (Al)/halfgeleider-(Ga As n)-overgang een diode vormt, worden deze dioden onderling verbonden door de metalen brug 7, de metaalkolan 6 en een gedeelte van de n -halfgeleiderlaag, waarmee 'op deze wijze de bovenzijde van de ene diode verbonden wordt met de onderzijde van de andere diode, en dus een serieschakeling verkre-10 gen wordt.
Daar deze schakeling qp een half-isolerend substraat is aangebracht, dient dit substraat tegelijkertijd als mechanische drager - alle dioden warden op eenzelfde manier en karpakt ondersteund - en als elektrische isolatie - de elektronen dringen niet in het substraat maar stro-15 men door de hooggedoteerde n -halfgeleiderlaag. Daar het substraat relatief dik is, doet het tevens tenminste gedeeltelijk dienst als koellichaam. Het is hierbij echter noodzakelijk dat de schakeling in een omhulling wordt gemonteerd, die voorzien is van een koelplaat, bijvoorbeeld van koper. Dergelijke koelplaten zijn bij de vakman voldoende bekend en zullen hier 20 niet beschreven worden. Daar de inrichting van een aantal dioden is voorzien die tijdens hun werking een relatief grote hoeveelheid warmte afgeven, en de onderzijde van het substraat die op de bovenzijde van de koelplaat moet worden bevestigd relatief groot is, verdient het de voorkeur speciale omhullingen te gebruiken, waarbij de bovenzijde van de koelplaat 25 optisch gepolijst is. Hierbij dient ‘te worden opgemerkt dat de koelplaat ook anders kan worden aangebracht; zo kan het van voordeel zijn, daar de warmtedissipatie vooral in het bovenste gedeelte van de inrichting plaatsvindt, de koelplaat aan de bovenzijde aan te brengen. Volgens deze variant mag de koelplaat niet van koper of van een ander elektrisch geleidend 30 materiaal zijn vervaardigd, maar bijvoorbeeld wel van een elektrisch niet-geleidend, goed warmtegeleidend materiaal zoals berylliumoxyde. Daarbij kunnen de metaalstroken 7 direkt op het oppervlak van de koelplaat worden aangebracht.
Het zal duidelijk zijn dat binnen het kader van deze uitvin-35 ding een groot aantal varianten mogelijk is. Zo kunnen andere halfgelei-dermaterialen, andere metalen en andere etsmiddelen worden toegepast. Ook kunnen de diverse in de bovenzijde van het halfgeleiderlichaam geëtste holten met een willekeurig diëlektrisch materiaal worden opgevuld.
8006019
Claims (6)
1. Halfgeleiderinrichting met een substraatgebied, een op het substraatgebied gelegen laagvormig halfgeleidergebied van een eerste ge-leidingstype dat door een zich tot in hét substraatgebied uitstrekkende groef verdeeld is in ten minste eerste en tweede elektrisch gescheiden 5 eilandvormige delen, waarbij elk deel een elektrodegebied bevat dat met het aangrenzende halfgeleidermateriaal een gelijkrichtende overgang vormt, en waarbij het elektrodegebied van het eerste deel en het gebied van het eerste geleidingstype van het tweede deel elektrisch verbonden zijn via een metaalstrook die de groef overbrugt, met het kenmerk, dat ' 10 het laagvormig halfgeleidergebied een aan het substraatgebied grenzende hooggedoteerde laag en een daarop gelegen lager gedoteerde laag bevat, en dat de metaalstrook met de hooggedoteerde laag is verbonden door een zich van het oppervlak tot in de hooggedoteerde laag uitstrékkende kolom van een elektrisch geleidend materiaal.
2. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk, dat het substraatgebied uit een elektrisch praktisch isolerend materiaal bestaat.
3. Halfgeleiderinrichting volgens conclusie 1 of 2 met het kenmerk dat de geleidende kolom en het elektrodegebied beide begrensd worden 20 door de genoemde, eerste groef en door een tweede groef die zich tussen de geleidende kolom en het elektrodegebied bevindt en zich van het oppervlak tot ten hoogste over een deel van de dikte van de hooggedoteerde laag uitstrekt.
4. Werkwijze ter vervaardiging van een halfgeleiderinrichting 25 volgens een der voorgaande conclusies, met het kenmerk dat qp een elektrisch praktisch isolerend substraatgebied achtereenvolgens een hooggedoteerde en een lager gedoteerde halfgeleiderlaag van een eerste geleidingstype worden aangebracht, dat qp de lager gedoteerde halfgeleiderlaag ten minste twee elektrodegebieden met bijbehorende elektroden gerea- 30 liseerd worden die met deze halfgeleiderlaag gelijkrichtende overgangen vormen, dat vervolgens tussen deze elektroden een verdieping wordt geëtst die zich tot in de hooggedoteerde laag uitstrekt, dat deze verdieping wordt opgevuld met een elektrisch geleidend materiaal ter vorming 8006019 -ψ > ΡΗΡ 79.582 7 Λ van een geleidende kolcm, dat daarna een etsbffitendige metaalstrook wordt aangebracht die één elektrode met de daarnaast gelegen geleidende kolom verbindt, dat vervolgens onder toepassing van alle aanwezige elektroden en geleidende kolommen als etsmasker het halfged gjdermate-ri aal ook onder 5 de metaalstroken in een eerste etsstap tot ten hoogste over een deel van de dikte van de hooggedoteerde laag wordt weggeëtst ter vorming van groeven die de elektrodei en de geleidende kolomen omringen, dat vervolgens de groeven tussen een geleidende kolcm en de ernaast gelegen, niet via een metaalstrook ermee verbonden, elektrode worden gemaskeerd, waarna de 10 niet gemaskeerde groeven tijdens een tweede etsstap tot in het substraat-gebied worden geëtst.
5. Werkwijze volgens conclusie 4 met het kenmerk dat de geleiden de kolommen vervaardigd worden door elektrolytisch metaal in de verdiepingen neer te slaan.
6. Werkwijze volgens conclusie 4 of 5 met het kenmerk dat de groeven tijdens de eerste etsstap tot in de hooggedoteerde laag worden geëtst. 20 25 30 8006019 35
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7927480A FR2469804A1 (fr) | 1979-11-07 | 1979-11-07 | Procede de realisation d'un dispositif semi-conducteur comprenant un assemblage de diodes en serie et dispositif en resultant |
FR7927480 | 1979-11-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8006019A true NL8006019A (nl) | 1981-06-01 |
Family
ID=9231399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8006019A NL8006019A (nl) | 1979-11-07 | 1980-11-04 | Halfgeleiderinrichting omvattende een aantal in serie geschakelde dioden, en werkwijze ter vervaardiging daarvan. |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS5676583A (nl) |
CA (1) | CA1165009A (nl) |
DE (1) | DE3041232A1 (nl) |
FR (1) | FR2469804A1 (nl) |
GB (1) | GB2062961A (nl) |
NL (1) | NL8006019A (nl) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07107940B2 (ja) * | 1983-01-28 | 1995-11-15 | 三洋電機株式会社 | シヨツトキバリヤダイオ−ド装置 |
WO2007142603A1 (en) * | 2006-06-09 | 2007-12-13 | Agency For Science, Technology And Research | An integrated shadow mask and method of fabrication thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1244759A (en) * | 1968-12-11 | 1971-09-02 | Associated Semiconductor Mft | Improvements in and relating to methods of manufacturing semiconductor devices |
DE2001468A1 (de) * | 1970-01-14 | 1971-07-22 | Philips Nv | Verfahren zur Herstellung von Halbleiterbauelementen |
DE2106540A1 (de) * | 1970-02-13 | 1971-08-19 | Texas Instruments Inc | Halbleiterschaltung und Verfahren zu ihrer Herstellung |
FR2335957A1 (fr) * | 1975-12-17 | 1977-07-15 | Radiotechnique Compelec | Dispositif semiconducteur monolithique comprenant un pont de redressement |
FR2363896A2 (fr) * | 1976-09-01 | 1978-03-31 | Radiotechnique Compelec | Dispositif semi-conducteur monolithique comprenant un pont de redressement |
JPS5439582A (en) * | 1977-09-02 | 1979-03-27 | Nec Corp | Integrated composite diode device |
-
1979
- 1979-11-07 FR FR7927480A patent/FR2469804A1/fr active Granted
-
1980
- 1980-10-30 CA CA000363613A patent/CA1165009A/en not_active Expired
- 1980-11-03 GB GB8035263A patent/GB2062961A/en not_active Withdrawn
- 1980-11-03 DE DE19803041232 patent/DE3041232A1/de not_active Withdrawn
- 1980-11-04 NL NL8006019A patent/NL8006019A/nl not_active Application Discontinuation
- 1980-11-05 JP JP15477080A patent/JPS5676583A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
FR2469804B1 (nl) | 1983-04-29 |
GB2062961A (en) | 1981-05-28 |
JPS5676583A (en) | 1981-06-24 |
FR2469804A1 (fr) | 1981-05-22 |
CA1165009A (en) | 1984-04-03 |
DE3041232A1 (de) | 1981-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3932226A (en) | Method of electrically interconnecting semiconductor elements | |
US4536469A (en) | Semiconductor structures and manufacturing methods | |
US3602982A (en) | Method of manufacturing a semiconductor device and device manufactured by said method | |
US4789647A (en) | Method of manufacturing a semiconductor device, in which a metallization with a thick connection electrode is provided on a semiconductor body | |
US3993515A (en) | Method of forming raised electrical contacts on a semiconductor device | |
US5458735A (en) | Process for the production of electroluminescent silicon structures | |
US6727167B2 (en) | Method of making an aligned electrode on a semiconductor structure | |
US4078963A (en) | Method of manufacturing a semiconductor device, having a pattern of conductors on a supporting body | |
US4344223A (en) | Monolithic hybrid integrated circuits | |
US3616348A (en) | Process for isolating semiconductor elements | |
US4596070A (en) | Interdigitated IMPATT devices | |
US4381341A (en) | Two stage etching process for through the substrate contacts | |
US4160992A (en) | Plural semiconductor devices mounted between plural heat sinks | |
US4692791A (en) | Monolithic IMPATT with stripline leads | |
US4596069A (en) | Three dimensional processing for monolithic IMPATTs | |
NL8006019A (nl) | Halfgeleiderinrichting omvattende een aantal in serie geschakelde dioden, en werkwijze ter vervaardiging daarvan. | |
US3735482A (en) | Method of making an mos transistor including a gate insulator layer of aluminum oxide and the article so produced | |
US4035830A (en) | Composite semiconductor circuit and method of manufacture | |
US6262442B1 (en) | Zener diode and RC network combination semiconductor device for use in integrated circuits | |
GB2167897A (en) | Semiconductor manufacturing methods | |
US3836446A (en) | Semiconductor devices manufacture | |
US3631307A (en) | Semiconductor structures having improved high-frequency response and power dissipation capabilities | |
US5144413A (en) | Semiconductor structures and manufacturing methods | |
US3956820A (en) | Method of manufacturing a semiconductor device having a lead bonded to a surface thereof | |
US3436279A (en) | Process of making a transistor with an inverted structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1A | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
A85 | Still pending on 85-01-01 | ||
BV | The patent application has lapsed |