NL2015114B1 - Scalable computation architecture in a memristor-based array. - Google Patents

Claims (19)

1. Werkwijze voor databewerking op basis van aritmetische operaties in een op memristors gebaseerd crossbar array, waarbij het crossbar array een veelheid parallelle eerste balken die zich uitstrekken in een eerste richting en een tweede veelheid parallelle tweede balken die zich uitstrekken in een tweede richting tegenover de eerste richting, zodanig dat elke eerste balk de tweede veelheid tweede balken kruist en op iedere kruising een contact vormt, waarbij ieder contact een memristor vormt met ten minste twee verschillende programmeerbare weerstandstoestanden; waarbij de werkwijze omvat: - definiëren van dataschakelingsjablonen voor het bevatten van data; - definiëren van berekeningsschakelingssjablonen voor het bevatten van een gekozen aritmetische instructie uit de aritmetische operaties; - rangschikken van data als dataschakelingen op vooraf bepaalde datalocaties van het array in overeenstemming met de dataschakelingsjab loon door programmeren van de memristors van het array op de vooraf bepaalde datalocaties; - rangschikken van aritmetische instructies als instructieschakelingen op vooraf bepaalde instructielocaties van het array in overeenstemming met het berekeningsschalingssjabloon dat betrekking heeft op de respectieve aritmetische instructie door programmeren van de memristors van het array op de vooraf bepaalde instructielocaties, waarbij data die functioneren als invoer voor een eerste aritmetische instructie zijn aangebracht als dataschakeling die is verbonden aan een invoerlocatie van de ermee geassocieerde eerste aritmetische instructieschakeling, en data die functioneren als uitvoer van de eerste aritmetische instructie is verbonden aan een uitvoerlocatie van de eerste aritmetische instructieschakeling; dataschakelingen voor data om te worden berekend in een parallelle bewerkingsstap zijn gerangschikt langs ofwel een kolomrichting ofwel een rijrichting in het crossbar array, en instructieschakelingen voor instructies om te worden uitgevoerd in een parallelle bewerkingstap zijn gerangschikt langs ofwel een kolomrichting ofwel een rijrichting in het crossbar array.

2. Werkwijze volgens conclusie 1, omvattend: - het rangschikken van een veelheid data die functioneren als invoer voor de eerste aritmetische instructie als een veelheid van invoerdataschakelingen in een invoerdatakolom van het array; - het rangschikken van een veelheid data die functioneren als uitvoer voor de eerste aritmetische instructie als een veelheid van uitvoerdataschakelingen in een uitvoerdatakolom van het array, en - het rangschikken van de eerste aritmetische instructie als een veelheid eerste aritmetische instructieschakelingen in een eerste instructieskolom van het array, tussen de invoerdatakolom en de uitvoerdatakolom.

3. Werkwijze volgens conclusie 2, waarbij de veelheid data die functioneren als uitvoer zijn gerangschikt als een veelheid van tweede invoerdataschakelingen voor een tweede aritmetische instructie, waarbij de werkwijze omvat: - het rangschikken van de tweede aritmetische instructie als een veelheid van tweede aritmetische instructieschakelingen in een tweede instructiekolom of rij van het array, met de invoer van elke tweede aritmetische instructieschakeling verbonden aan de ermee geassocieerde tweede invoerdataschakeling, - het rangschikken van een veelheid tweede uitvoerdataschakelingen in het array welke verbonden zijn aan de respectieve uitvoer van de ermee geassocieerde tweede aritmetische instructieschakeling.

4. Werkwijze volgens een van de voorgaande conclusies, omvattend voor elke verbinding tussen ofwel een uitvoer van een dataschakeling en een invoer van een instructieschakeling ofwel een invoer van een dataschakeling en een uitvoer van een instructieschakeling, het vormen van een verbindingsschakeling in het array tussen de dataschakeling en de instructieschakeling.

5. Werkwijze volgens een van de conclusies 1-3, waarbij de aritmetische instructies worden gekozen uit operaties omvattend optelling, vermenigvuldiging, aftrekking en deling.

6. Werkwijze volgens een van de voorgaande conclusies, waarbij de databewerking een parallelle optelling van een veelheid van N getallen is onder gebruikmaking van een binaire-boom-optellingsalgoritme, met N een even getal.

7. Werkwijze volgens conclusie 6, omvattend: - het vormen in het array van N+l kolommen van N/2 rijen, waarbij de buitenste kolommen 1, N+l en de centrale kolom N/2+1 zijn ingericht als datakolommen met dataschakelingen voor het ontvangen van externe data, waarin elke dataschakeling in een datakolom is verbonden door een verbindingsschakeling in een naastgelegen kolom aan een optelschakeling in een opeenvolgende aritmetische kolom en elke optelschakeling door een verdere verbindingsschakeling is is verbonden aan een uitvo er dataschakeling in een volgende datakolom, op zodanige wijze dat in de centrale kolom N/2+1 het resultaat van de optelling van de N getallen wordt opgeslagen.

8. Werkwijze volgens conclusie 7, waarbij een dataschakeling in een datakolom ofwel een uitvoerdataschakeling ofwel een invoerdataschakeling voor een optelling is ofwel een gecombineerde dataschakeling is die is geconfigureerd om een resultaat te ontvangen vanuit een optelling en om het resultaat te verzenden als invoerdata voor een volgende optelling.

9. Werkwijze volgens conclusie 7 of conclusie 8, waarbij optellingen in elke optellerkolom in parallel worden uitgevoerd.

10. Werkwijze volgens een van de conclusies 7-9, waarbij in elke verbindingskolom data in parallel worden doorgestuurd.

11. Werkwijze volgens een van de voorgaande conclusies, waarbij de databewerking een matrixvermenigvuldigingsalgoritme voor een N- bij-N matrix is.

12. Werkwijze volgens conclusie 11, waarbij een eerste aritmetische instructie een vermenigvuldiging is voor een paar matrix elementen die is uitgevoerd als een multiplicatorschakeling en een tweede aritmetische instructie een optelling is voor een paar vermenigvuldigingsresultaten die is uitgevoerd als een optellerschakeling, waarbij de werkwijze omvat: - het rangschikken in het crossbar array in tenminste een rij: - van twee multiplicatorschakelingen elk tussen een invoerdataschakeling voor het bevatten van een paar matrixelementen en een uitvoerdataschakeling voor het bevatten van het resultaat van de vermenigvuldiging, waarbij de uitvoerdataschakelingen zijn geplaatst naast elkaar tussen de multiplicatorschakelingen, zodanig dat binnen de tenminste ene rij de multiplicatorschakelingen gelijktijdig kunnen opereren, en - het rangschikken in het crossbar in een naastgelegen rij: - naast de uitvoerdataschakelingen naast elkaar zijn gelegen, van een optelschakeling die verbonden is aan de uitvoerdataschakelingen van, en zijn ingericht voor het ontvangen van data vanuit, de respectieve uitvoerdataschakeling en voor het optellen van de ontvangen data, en - het rangschikken in het crossbar in een verdere rij van een somuitvoeropslag schakeling die is ingericht voor het ontvangen van resultaatdata van de optelschakeling, zodanig dat de optelschakeling zich bevindt tussen de rij met multiplicatorschakelingen en de rij met de somuitvoeropslagschakeling.

13. Werkwijze volgens conclusie 12, omvattend: - het rangschikken in het crossbar array in een tweede rij: - van twee verdere multiplicatorschakelingen elk tussen een invoerdataschakeling voor het bevatten van een paar matrixelementen en een uitvoerdataschakeling voor het bevatten van het resultaat van de vermenigvuldiging, waarbij de uitvoerdataschakelingen zijn geplaatst naast elkaar tussen de verdere multiplicatorschakelingen, zodanig dat binnen de tweede rij de verdere multiplicatorschakelingen gelijktijdig kunnen opereren, en - het rangschikken in het crossbar in een naastgelegen ene tweede rij: - naast de uitvoerdataschakelingen die zich naast elkaar bevinden, van een verdere optelschakeling die verbonden is aan de uitvoerdataschakelingen en is ingericht voor het ontvangen van data vanuit de respectieve uitvoerdataschakeling en voor het optellen van de ontvangen data, en - het rangschikken in het crossbar in een verdere rij naast de naastgelegen ene rij van een tweede somuitvoeropslagschakeling die is ingericht voor het ontvangen van resultaatdata vanuit de verdere optelschakeling, zodanig dat de verdere optelschakeling zich bevindt tussen de tweede rij met de verdere multiplicatorschakelingen en de verdere rij met de tweede somuitvoeropslagschakeling, en waarbij de tweede somuitvoeropslagschakeling is ingericht naast de somuitvoeropslag schakeling.

14. Werkwij ze vo lgens conclusie 13, verder omvattend: - het rangschikken in een rijrichting naast de somuitvoeropslagschakeling en de tweede somuitvoeropslagschakeling, van een derde optellerschakeling die is geconfigureerd voor het optellen van data vanuit de somuitvoeropslagschakeling en data vanuit de tweede somuitvoeropslagschakeling, en naastgelegen in dezelfde rij als de derde opteller, van een derde somuitvoeropslagschakeling, naastgelegen in dezelfde rij als de derde opteller.

15. Inrichting voor databewerking op basis van aritmetische operaties, omvattend een op memristors gebaseerde crossbar array en een besturing, waarbij het crossbar array een veelheid parallelle eerste balken omvat die zich uitstrekken in een eerste richting en een tweede veelheid parallelle tweede balken omvat die zich uitstrekken in een tweede richting tegenover de eerste richting, zodanig dat elke eerste balk de tweede veelheid tweede balken kruist en op elke kruising een contact is gevormd, waarbij elk contact een memristor vormt met tenminste twee verschillende programmeerbare resistieve toestanden, en de besturing is ingericht met een verbindingsinterface met eerste elektrische verbindingslijnen en tweede elektrische verbindingslijnen, waarbij elk van de eerste elektrische verbindingslijnen is verbonden met daarmee overeenkomstige ene van de parallelle eerste balken en elk van de tweede elektrische verbindingslijnen is verbonden met een daarmee overeenkomstige ene van de parallelle tweede balken, en de besturing is ingericht om besturingoperaties uit te voeren op de memristors van het crossbar array over de verbindingsinterface in overeenstemming met de werkwijze volgens willekeurig welke van de conclusies 1-14.

16. Inrichting volgens conclusie 15, waarbij de besturing is ingericht om de eerste aritmetische instructies van de veelheid eerste aritmetische instructieschakelingen in de eerste instructieskolom van het array, parallel uit te voeren.

17. Inrichting volgens conclusie 16, waarbij de besturing is ingericht om de tweede aritmetische instructies van de veelheid tweede aritmetische instructieschakelingen in de tweede instructieskolom of -rij van het array, parallel uit te voeren.

18. Computerarchitectuur voor berekening-in-geheugen (computation-in-memory) toepassingen met betrekking tot dataverwerking op basis van aritmetische operaties, welke een op memristors gebaseerd crossbar array en een besturing omvat, waarbij het crossbar array een veelheid parallelle eerste balken omvat die zich uitstrekken in een eerste richting en een tweede veelheid parallelle tweede balken omvat die zich uitstrekken in een tweede richting tegenover de eerste richting, zodanig dat elke eerste balk de tweede veelheid tweede balken kruist en op elke kruising een contact wordt gevormd, waarbij elk contact een memristor vormt met tenminste twee verschillende programmeerbare resistieve toestanden, en de besturing is ingericht met een verbindingsinterface met eerste elektrische verbindingslijnen en tweede elektrische verbindingslijnen, waarbij elk van de eerste elektrische verbindingslijnen verbonden is aan een ermee overeenkomende van de parallelle eerste balken en elk van de tweede elektrische verbindingslijnen verbonden is met een daarmee overeenkomende van de parallelle tweede balken, en de besturing is ingericht om besturingsoperaties uit te voeren op de memristors van het crossbar array over de verbindingsinterface; in welke architectuur dataschakelingen en instructieschakelingen zijn ingericht op basis van dataschakelingssjablonen voor het bevatten van data respectievelijk van berekeningsschakelingssjablonen voor het bevatten van een gekozen aritmetische instructie vanuit de aritmetische operaties; waarbij de dataschakelingen zijn ingericht op vooraf bepaalde datalocaties van het array; waarbij de instructieschakelingen zijn ingericht op vooraf bepaalde instructielocaties van het array, waarbij data die de functie heeft van invoer voor een eerste aritmetische instructie is ingericht als dataschakeling die verbonden is met een invoerlocatie van de ermee geassocieerde eerste aritmetische instructieschakeling, en data die de functie heeft van uitvoer van de eerste aritmetische instructie is verbonden met een uitvoerlocatie van die eerste aritmetische instructieschakeling, waarbij dataschakelingen voor data om te worden berekend in een parallelle bewerkingsstap zijn ingericht langs ofwel een kolomrichting ofwel een rijrichting in het crossbar array, en instructieschakelingen voor instructies om te worden uitgevoerd in een parallelle bewerkingsstap zijn ingericht langs ofwel een kolomrichting of een rijrichting in het crossbar array.

19. Computerarchitectuur voor berekening-in-geheugen toepassingen omvattend ofwel een parallelle optelschakeling of een matrixvermenigvuldigingsschakeling. Abstract Method for data processing based on arithmetic operations in a memristor-based crossbar, the crossbar comprising a plurality of parallel first bars extending in a first direction and a second plurality of parallel second bars extending in a second direction opposite to the first direction, such that each first bar crosses the second plurality of second bars and at each crossing forms a contact, each contact forming a memristor with at least two different programmable resistive states; including: - defining data circuit templates for data; - defining computation circuit templates for a selected arithmetic instruction from the arithmetic operations; - arranging data circuits on predetermined data locations of the array in accordance with the data circuit template and arranging instruction circuits on predetermined instructions locations of the array in accordance with the computation circuit template related to the respective arithmetic instruction by programming the memristors at the predetermined instruction locations. [fig 1A]