MXPA97004444A - Aparato y metodo para realizar la amplificacion del error corregido en un sistema deradiofrecuencia - Google Patents

Abstract

La presente invención se refiere a un circuito amplificador de error corregido para utilizarse en un sistema de radiofrecuencia que comprende:una primer etapa de modulación piloto que crea una primer señal amplificada que tiene un componente de error y una señal de error indicativa del componente de error, dicha primer etapa de modulación de piloto comprende:un divisor de señal que recibe una señal de entrada y que genera una primera y una segunda señales de entrada y que genera una primera y segunda señales de entrada;un modulador piloto acoplado a dicho divisor de señal y que recibe la primera señal de entrada;un circuito de control de fase y de ganancia acoplado a dicho divisor de señal y que recibe la segunda señal de entrada;un amplificador que responde al modulador piloto;y un acoplador que responde a dicho amplificador y que responde a dicho circuito de control de fase y de ganancia, generando dicho acoplador dicha primer señal amplificada;y una segunda etapa de modulación piloto que recibe la primer señal amplificada y la señal de error y que genera una señal amplificada de error reducido.

Description

APARATO Y MÉTODO PARA REALIZAR LA AMPLIFICACIÓN DEL ERROR CORREGIDO EN ITN SISTEMA DE RADIOFRECUENCIA Campo de la Invención Esta invención se refiere en general a amplificadores para utilizarse en sistemas de radiofrecuencia (RF) , y más particularmente a amplificadores de error corregido para utilizarse en un sistema de RF. Antecedentes de la Invención En aplicaciones de sistema de radiofrecuencia (RF) , tales como aplicaciones de sistema de comunicación celular y microondas, donde múltiples señales de entrada de portadora se alimentan a un amplificador de potencia de RF, las características no lineales inherentes del amplificador en niveles elevados de potencia generalmente hacen que la salida del amplificador contenga productos . de intermodulación (IM) indeseables. Estos productos IM pueden hacer interferencia indeseable e interferencia sobre el rango de frecuencia del amplificador operativo. Además, los productos IM pueden exceder los estándares de transmisión para el equipo de RF. Un método convencional de reducir los productos de IM utiliza un enfoque de "análisis espectral" y se encuentra descrito en la Patente Estadounidense No. 4,879,519. El enfoque de "análisis espectral" incluye explorar la salida del amplificador utilizando un receptor sintonizado a la frecuencia de los productos de IM candidatos . El nivel de I para un producto de IM candidato se lee mediante el explorador, y se ajusta un linearizador para minimizar el producto de IM. El procedimiento de leer el nivel del producto de I y ajustarlo para minimizar el producto de IM se repite hasta que cada uno de los productos de IM tiene un nivel bajo a un nivel aceptable predeterminado. Aunque este método convencional reduce los productos de IM, el método requiere el explorador para buscar de manera interativa los productos de IM y por lo tanto tiene un intervalo de convergencia bajo debido al tiempo requerido para explorar y encontrara los productos de IM. Además este método requiere equipo sofisticado de análisis espectral el cual adiciona costo significativo al del amplificador. De acuerdo a lo anterior existe la necesidad de un método y aparato para amplificar múltiples señales de entrada de portadora con un tiempo de convergencia más rápido y reducir el costo mientras se reducen aún los productos de IM en un sistema de RF. Sumario de la Invención De acuerdo a un aspecto de la presente invención, se proporciona un apcirato y un método para realizar la amplificación del error corregido en un sistema de radiofrecuencia. El aparato es un circuito amplificador de error corregido que incluye una primera etapa de modulación piloto y una segunda etapa de modulación piloto. La primera etapa de modulación piloto crea una primer señal amplificada que tiene un componente de error y una primer señal de error indicativa del componente de error. La segunda etapa de modulación piloto recibe la primer señal amplificada y la señal de error y genera una señal amplificada de error reducido. Preferentemente, la primer etapa de modulación piloto comprende un circuito de modulación piloto y un amplificador que responde al circuito de modulación piloto. El circuito de modulación piloto incluye preferentemente un circuito de control de fase y de ganancia y un modulador piloto acoplado al circuito de control de fase y de ganancia. En una modalidad preferida, el modulador piloto se acciona por una fuente piloto de fase y una fuente piloto de ganancia. La segunda etapa de modulación piloto incluye preferentemente un acoplador de inserción de error, un segundo modulador piloto que responde al acoplador de inserción de error, y un amplificador principal que responde al segundo modulador piloto. El acoplador de inserción de error recibe la primer señal amplificada y la señal de error, y el amplificador principal genera la señal de salida de error reducido. De acuerdo a otro aspecto de la invención, el circuito amplificador de corrección de error incluye un amplificador, una fuente piloto de fase, una fuente piloto de ganancia, un acoplador modulador piloto para el amplificador, y un primer conmutador de encendido/apagado. El conmutador de encendido/apagado acopla de manera selectiva al modulador piloto y a al menos una de las fuentes piloto. Preferentemente el primer conmutador de encendido/apagado se utiliza para realizar la compensación del desplazamiento de DC. El método de realizar la amplificación de error corregido incluye un método de alinear el circuito amplificador de corrección de error. De acuerdo a una modalidad preferida el método incluye las etapas de proporcionar un primer amplificador que tiene características de distorsión inherentes, proporcionando un segundo amplificador que tiene substancialmente características de distorsión similares al primer amplificador, estableciendo un primer circuito de control de fase y de ganancia en respuesta a un nivel de potencia detectado por un detector de portadora el cual responde al primer amplificador, y establece un segundo circuito de control de fase y de ganancia en respuesta a la salida de un detector piloto que responde al segundo amplificador para producir una señal de error que está fuera de fase de la salida del primer amplificador. La invención por si misma, junto con sus ventajas propuestas se entenderá mejor con referencia a la siguiente descripción detallada, tomada en conjunto con los dibujos acompañantes . BREVE DESCRIPCIÓN DE LOS DIBUJOS La figura 1 es un diagrama de circuito de bloque que ilustra una modalidad preferida de un circuito amplificador corrector de error de acuerdo a la presente invención. La figura 2 es un diagrama de circuito de bloque que ilustra una segunda modalidad preferida de un circuito amplificador corrector de error de acuerdo a la presente invención. La figura 3 es un diagrama de circuito de bloque que ilustra una tercer modalidad preferida de un circuito amplificador corrector de error. La figura 4 es un diagrama de circuito de bloque que ilustra una cuarta modalidad preferida de un circuito amplificador corrector de error. DESCRIPCIÓN DETALLADA DE LAS MODALIDADES PREFERIDAS Refiriéndose a la figura 1, se ilustra una modalidad preferida de un circuito amplificador de error corregido. El circuito amplificador de corrección de error 100 incluye una primer etapa de modulación piloto 101 y una segunda etapa de modulación piloto 103. La primer etapa de modulación piloto 101 incluye un primer modulador piloto 106, un primer circuito de control de ganancia y fase 108, un amplificador de comparación 110, una primera línea de retraso 112, un combinador de cancelación de portadora 114, un detector de portadora 116, un segundo circuito de control de fase y de ganancia 118, una segunda línea de retraso 120, y un amplificador de error 122. La primera etapa de modulación piloto 101 también incluye un divisor de dos vías 104 el cual recibe una señal de entrada desde un nodo de entrada 102. La segunda etapa de modulación piloto 103 incluye un acoplador de inserción de error 136, un segundo modulador piloto 138, un amplificador principal 152, un muestreador de salida 156, y detectores de la envolvente 162 y 164. La segunda etapa de modulación piloto 103 también incluye un detector piloto de ganancia 166, un detector piloto de fase 168, una fuente piloto de fase 140, y una fuente piloto de ganancia 142. La segunda etapa de modulación piloto 103 preferentemente también incluye conmutadores de encendido/apagado de compensación de DC 144, 146, 148 y 150. Además de la primera y segunda etapa de modulación piloto, el circuito amplificador 100 también incluye un controlador 170 acoplado a la primera y segunda etapas de modulación piloto 101, 103. Durante la operación se recibe una señal de entrada en el nodo de entrada 102 y se alimenta al divisor de dos vías 104. El divisor 104 proporciona una primer señal alimentada al primer modulador piloto 106, y una segunda señal que es substancialmente idéntica a la primer señal que se alimenta al primer circuito de control de fase y de ganancia 108. En el primer modulador piloto 106, se acciona un modulador de amplitud mediante la fuente piloto de ganancia 142, y se acciona un modulador de fase mediante la fuente piloto de fase 140. La salida proveniente del primer modulador piloto 106 se alimenta al amplificador de comparación 110. Los productos de distorsión producidos por el amplificador asociado 110 se aislan mediante el combinador de cancelación de portadora 114, amplificados por el amplificador de error 122, y reinsertados por el acoplador de inserción de error 136 de tal manera que la señal en la salida del acoplador de inserción de error 136 tiene productos de distorsión los cuales son preferentemente iguales en amplitud con relación a las portadoras, pero fuera de fase de los productos de distorsión presentes en la salida del amplificador asociado 110. Esta configuración preferida está diseñada para cancelar la distorsión producida por el amplificador principal 152, asumiendo que sus características de distorsión son substancialmente idénticas a aquellas del amplificador asociado 110. El primer circuito de control de fase y de ganancia 108 está controlado por el controlador 170 y produce una señal de salida que se retrasa por la primera línea de retraso 112 y se alimenta después al segundo puerto del combinador de cancelación de portadora 114. El amplificador asociado 110 produce una señal amplificada 124 la cual se alimenta a su vez al primer puerto del combinador 114. El combinador 114 produce una primera señal de salida 128 en un tercer puerto y una segunda señal de salida 130 en un cuarto puerto. La primer señal de salida 128 tiene un componente de error el cual generalmente se causa por los productos de IM a partir de la amplificación dentro del amplificador 110. La segunda señal de salida 130 tiene un componente de error el cual es representativo de los productos de IM producidos por el amplificador 110 y un componente de señal de portadora residual. El detector de portadora 116 recibe la segunda señal de salida 130 y detecta el componente de señal portadora residual en la señal de salida 128 que no ha sido retirado por el combinador 114. El primer circuito de control de fase y de ganancia 108, se ajusta mediante el controlador 170 a fin de minimizar el componente de señal portadora residual . El segundo circuito de control de fase y de ganancia 118 recibe la segunda señal de salida 130 y responde a las señales de control provenientes del controlador 170. El segundo circuito de control de fase y de ganancia 118, en respuesta a la información de control proveniente del controlador 170, produce una señal 132 que es indicativa del componente de error en la primera señal de salida 128. La señal 132 se amplifica entonces por medio del amplificador de error 122 para producir una señal de error 134. La señal de salida 128 se retrasa por medio de la segunda línea de retraso 120 para producir una primer señal amplificada 129. La primer señal amplificada 129 tiene un componente de error debido a las características de distorsión del amplificador 110. El acoplador de inserción de error 136 recibe la primer señal amplificada 129 y la señal de error 134 y produce una señal combinada. En la modalidad preferida el controlador 170 incluye un microprocesador, tal como un procesador 68030 de Motorola, que está programado para controlar al segundo circuito de control de fase y de ganancia 118 a fin de que después de pasar a través del acoplador de inserción de error 136, la señal de error 134 tiene una amplitud dos veces mayor a la amplitud del componente de error en la primera señal amplificada 129. Además la señal de error 134 está fuera de fase, preferentemente a 180° fuera de fase, del componente de error en la primera señal amplificada 129. El segundo circuito modulador piloto 138 recibe la señal combinada proveniente del acoplador de inserción de error 136 y aplica una señal de modulación piloto proveniente de la fuente piloto de fase 140 y la fuente piloto de ganancia 142 para producir una señal de salida modulada piloto 151. La señal de salida 151 proveniente del segundo modulador piloto 138 se amplifica mediante el amplificador principal 152 para crear una señal amplificada de salida 154. La señal amplificada de salida 154 es muestreada por el muestreador de salida 156 y proporcionada entonces como una señal amplificada de error reducido 158 en la salida del circuito amplificador de error corregido 100. Una señal muestreada proveniente del muestreador de salida 156 se divide en dos trayectorias mediante el divisor de dos vías 160. Una primer trayectoria se alimenta al detector de la envolvente 162 y una segunda trayectoria se alimenta al detector de la envolvente 164. La primer trayectoria incluye el detector piloto de fase 168 y la segunda trayectoria incluye el detector piloto de ganancia 166. El detector piloto de fase 168 y el detector piloto de ganancia 166 reciben cada uno una entrada proveniente de las fuentes piloto de fase y de ganancia 140 y 142 respectivamente. Los detectores piloto de fase y de ganancia 168 y 166, proporcionan cada uno una señal de control que contiene información de señal piloto de fase y de ganancia detectada para utilizarse por el controlador 170. El controlador 170 responde a la información de señal detectada proveniente de los detectores piloto 166 y 168 para reducir los productos de IM en la señal de salida 158 al ajustar el segundo circuito de control de fase/ganancia 118. Una característica adicional del circuito 100 es proveerse de los conmutadores de encendido/apagado 144 , 146, 148, 150 de accionado del controlador en todas las líneas de señal piloto que van hacia los moduladores piloto 106 y 138. El controlador 170 tiene la capacidad para "anular" cualquier desplazamiento de CD en los detectores piloto 166, 168 al muestrear sus salidas cuando las entradas de modulación hacia los moduladores piloto 106, 138 han sido apagadas por el conmutador de encendido/apagado apropiado. El controlador 170 substrae entonces una señal medida de desplazamiento de CD residual proveniente de las salidas del detector piloto cuando la modulación piloto se enciende de nuevo. Por supuesto el mismo efecto también pudiera lograrse al colocar los conmutadores de compensación de CD 144, 146, 148, 150 en las líneas entre las salidas del detector de la envolvente y las entradas del detector piloto, o proporcionar un medio para "poner a tierra" las salidas del detector piloto que están conectadas a las salidas del detector de la envolvente . La figura 2 ilustra otra modalidad preferida de un circuito amplificador 200 que tiene un preamplificador 208. El circuito amplificador 200 ha sido ligeramente modificado en comparación al circuito amplificador 100 de la figura 1 y sólo se describirán las diferencias. Entre la entrada 102 y el divisor de dos vías 104 de la figura 1, se acopla un tercer modulador piloto 202 accionado por la primera y segunda líneas de control piloto 206 y 204 provenientes de las fuentes piloto de fase y de ganancia 140 y 142 al preamplificador 208. El preamplificador 208 se selecciona preferentemente para tener substancialmente características de distorsión similares a las del amplificador asociado 110. De esta manera el controlador 170 puede compensar por distorsión en el tercer amplificador 208 en base a la salida de los detectores piloto 166 y 168 como se describió arriba con respecto a la figura 1. Una persona de experiencia ordinaria en la materia apreciará y entenderá que pueden agregarse muchos amplificadores adicionales a los circuitos amplificadores mostrados en la figura 1, tal como el preamplificador 208 de la figura 2. Aunque pueden utilizarse múltiples amplificadores, es importante notar que cada amplificador preferentemente se acopla con un circuito modulador piloto, tal como el modulador piloto 202 en la figura 2. Además, en la modalidad preferida cada amplificador tiene características de distorsión substancialmente similares . Cuando cada uno de los amplificador tiene características de distorsión substancialmente similares, el controlador 170 puede determinar de manera más exacta la correcta amplitud y fase de la señal de error 134 insertada en el acoplador de error 136. Sin embargo, aún si los amplificadores tiene diferentes características de distorsión, el controlador 170 puede programarse para ajustar los diferentes circuitos de control de fase y de ganancia conectados a cada uno de los amplificadores para compensar estas variaciones. Otro aspecto de la presente invención proporciona un método para ajusteir automáticamente los controles de fase y de ganancia 108 y 118 a fin de que la amplitud y la fase de la señal de error 134 cancele la distorsión producida por el amplificador principal 152. En el método de alineación preferido el primer control de fase y de ganancia 108 se establece para minimizar la potencia de la portadora presente en la segunda señal de salida 130. Esto puede ser un proceso adaptativo automático, como se indicó en la figura 1, cuando el controlador 170 actualiza continuamente los ajustes del primer control de fase/ganancia 108 a fin de minimizar la potencia detectada por el detector de portadora 116. La cancelación de la portadora también puede ser sólo un simple ajuste de una vez . El enfoque anterior puede preferirse en algunas aplicaciones ya que este sistema tolera pequeñas cantidades de potencia de la portadora en la segunda señal de salida 130, siempre que el amplificador de error 122 sea lo suficientemente grande para manejar la señal resultante sin la contribución de cualquier distorsión significante de las propias. Aquellos expertos en la materia apreciarán que la etapa de ajustar el primer control de fase y de ganancia 108 se utiliza principalmente para compensar las desviaciones en el desplazamiento de ganancia y de fase del amplificador de compensación 110. Si este problema no es demasiado severo, esta etapa se puede omitir sin impactar negativamente el desempeño del sistema. El ajustador de fase en el segundo control de fase y de ganancia 118 se ajusta entonces para minimizar la salida del detector piloto de fase 168. De igual modo el ajustador de ganancia en el segundo control de fase y de ganancia 118 se ajusta para minimizar la salida del detector piloto de ganancia 166. Las etapas anteriores pueden repetirse entonces hasta que ya no se observen mejoras adicionales en la cancelación piloto. La salida del segundo modulador piloto 138 se establece entonces para "simular" la distorsión producida por el amplificador principal 152. El segundo modulador piloto 138 permite al circuito 100 alinearse por si mismo a fin de que las bandas laterales de modulación producidas por el primer modulador piloto 106 aparezcan en la salida del acoplador de inserción de error 136 con la misma amplitud relativa a las portadoras, pero 180° fuera de fase de las bandas laterales de modulación presentes en la salida del primer modulador piloto 106. Estas bandas laterales de modulación preferentemente se "cancelarán" por si mismas en la salida del segundo modulador piloto 138 mediante las bandas laterales de modulación producidas en el segundo modulador piloto 138. En la modalidad preferida, los componentes del modulador piloto y el amplificador se seleccionan para aproximarse a las siguientes condiciones teóricamente ideales: 1. Todos los moduladores piloto no producen IMD por ellos mismos. 2. Todos los moduladores piloto tienen idénticas características de modulación. 3. Todos los moduladores piloto proceden de manera inmediata a sus respectivos amplificadores en la trayectoria de señal . 4. La señal piloto de ganancia tiene la misma magnitud y fase en cada modulador. 5. La señal piloto de fase tiene la misma magnitud y fase en cada modulador. 6. Tanto el amplificador principal como el asociado tienen idénticas características de distorsión. Las consideraciones teóricas anteriores realzan la importancia de diseñar el sistema de tal manera que cada modulador piloto simule de manera exacta las características de distorsión de su amplificador asociado. En la práctica, es improbable que tanto el amplificador principal 152 como el amplificador asociado 110 tengan idénticas características de distorsión. Esto no es un problema, ya que la diferencia es razonablemente pequeña y repetible (o al menos estable contra el tiempo y la temperatura) . En este caso existen ligeras diferencias en las señales piloto suministradas a cada modulador piloto y las amplitudes piloto de ganancia se ajustan para compensar las diferencias en compresión de ganancia entre los dos amplificadores. Por ejemplo, la señal piloto de ganancia suministrada al segundo modulador piloto 138 puede incrementarse si el amplificador principal 152 tiene más compresión de ganancia que el amplificador asociado 110. De igual modo las amplitudes piloto de fase pueden ajustarse para compensar las diferencias en amplitud para la conversión de modulación de fase. Este ajuste de amplitud piloto se lleva a cabo preferentemente sólo una vez, ya sea como parte del proceso de diseño del amplificador, como parte del procedimiento de sintonización final realizado en cada proceso de diseño del amplificador, o como parte del procedimiento de sintonización final llevado a cabo en la fabrica sobre cada amplificador. Refiriéndose ahora a la figura 3, se ilustra una modalidad alternativa preferida. Esta modalidad es preferida sobre el sistema de la figura 1 en algunas aplicaciones, tales como aplicaciones donde el amplificador asociado se dirige hacia el mismo nivel de potencia del amplificador principal. Este enfoque puede dar mejor cancelación de error que las dos modalidades anteriores debido a que los dos amplificadores del mismo nivel de potencia pueden tener las características de distorsión comparadas de manera más cercana que los dos amplificadores de diferentes niveles de potencia. Sin embargo, a fin de operar de manera eficiente, las salidas de potencia del amplificador asociado 110 debe sumarse en fase con la salida del amplificador principal 152, de manera que ambos amplificadores contribuyan de igual manera a la salida del sistema 258. El sistema mostrado en la figura 3 proporciona un medio para llevar a cabo esta suma de potencia al adicionar primero un divisor de tres vías 302 para crear una tercera trayectoria de señal de entrada que incluye la tercera línea de retraso 304 y el tercer control de ganancia y de fase 306 para accionar el segundo modulador piloto 138. El acoplador de inserción de error 136 se coloca junto a la tercer trayectoria de señal de entrada y se conecta entre el tercer control de ganancia y de fase 306 y el segundo modulador piloto 138. La salida 129 proveniente de la segunda línea de retardo 120 se alimenta dentro de un combinador de salida 308 a fin de que esta pueda ser adicionada a la salida del amplificador principal 154. Durante el diseño del sistema inicial, se eligió el retardo de la tercer línea de retardo 304 para comparar el retardo proveniente del divisor de entrada 302 a la salida del amplificador de error 122. Durante el proceso de alineamiento, se ajustó el tercer control de fase y ganancia 306 a fin de minimizar la señal proveniente de un detector de puerto de vaciado 310, minimizando mediante esto la potencia desperdiciada en el puerto de vaciado 312 conectado al combinador de salida 308. Esto forza a los amplificadores principal y asociado 110, 152 para operar substancialmente en casi el mismo nivel de potencia de fase (los niveles de potencia serán verdaderamente idénticos si no existe pérdida de potencia en el combinador de cancelación de portadora y la segunda línea de retraso) . El ajuste del tercer control de fase y ganancia 306 se hace normalmente entre los ajustes de control de fase y de ganancia, primero 108 y segundo 118. Se proporciona otra modalidad preferida en la figura 4. Este sistema es similar a la figura 3, en que se utiliza en situaciones cuando ambos amplificadores principal y asociado tiene casi la misma capacidad de salida de potencia. La diferencia principal es que en la figura 4 se prescinde de la segunda trayectoria de señal (amplificador de error y bloques asociados) en la figura 3, pero a expensas de un procedimiento de alineación más complicado, como se indica abajo. 1. La primera etapa es para realinear el sistema como un ciclo convencional tipo 2 de alimentación en avance. Esto puede llevarse a cabo al apagar el segundo modulador piloto, siguiendo después el procedimiento de alineamiento descrito en la copendiente Solicitud de Patente Estadounidense Serie No. 08/282298. 2. Encender de nuevo el segundo modulador piloto. 3. Repetir las siguientes etapas en secuencia. 3a. Ajustar los controles de ganancia primero y segundo juntos y en la misma dirección para nulificar la señal piloto de ganancia detectada. 3b. Ajustar el primer control de fase, si es necesario, para nulificar la señal piloto de fase detectada. 3c. Ajustar los segundos controles de ganancia y de fase para minimizar la energía suministrada a la carga de vaciado. Debe observarse que la etapa 3b solamente se necesita para compensar por desplazamiento de fase incidental en los ajustadores de ganancia y modulación de amplitud (AM) /modulación de fase (PM) conversión en las etapas del amplificador. Si estos problemas no son tan severos, puede omitirse la etapa 3b sin impactar la realización del sistema final (postalineamiento) . Esto es debido a que, teóricamente, el balance de ganancia es la única diferencia entre un ciclo de alimentación en avance recto tipo 2, y uno que utiliza predistorsión para la corrección de error adicional . Aquellos expertos en la materia entenderán que el método y aparato arriba descritos es operativo para amplificar señales de entrada multiportadoras para producir una salida amplificada y reducir los productos de IM.

Además las modalidades preferidas realizan de manera ventajosa esta función deseable sin utilizar equipo de análisis espectral caro y sin un proceso interativo lentamente convergente . Las ventajas y modificaciones adicionales del aparato y método arriba descritos se les ocurrirán fácilmente a aquellos expertos en la materia. Por consiguiente la invención, en sus aspectos más amplios, no se limita a los detalles específicos, aparatos representativos y ejemplos ilustrativos mostrados y descritos arriba. Pueden hacerse diversas modificaciones y variaciones a la especificación anterior sin apartarse del alcance o espíritu de la presente invención y se pretende que la presente invención cubra todas las modificaciones y variaciones provistas que se encuentren dentro del alcance de las siguientes reivindicaciones y sus equivalentes.

Claims (10)

1. NOVEDAD DE LA INVENCIÓN Habiendo descrito la presente invención se considera como novedad y por lo tanto se reclama como propiedad lo contenido en las siguientes reivindicaciones: 1. Un circuito amplificador de error corregido para utilizarse en un sistema de radiofrecuencia que comprende: una primer etapa de modulación piloto que crea una primer señal amplificada que tiene un componente de error y una señal de error indicativa del componente de error,- y una segunda etapa de modulación piloto que recibe la primer señal amplificada y la señal de error y que genera una señal amplificada de error reducido,
2. 2 . El circuito amplificador según la reivindicación l, caracterizado porque dicha primer etapa de modulación piloto comprende un circuito de modulación piloto y un amplificador que responde al circuito de modulación piloto.
3. 3. El circuito amplificador según la reivindicación 1, caracterizado porque dicha primer etapa de modulación piloto comprende: un divisor de señal que recibe una señal de entrada y que genera una primera y segunda señales de entrada; un modulador piloto acoplado a dicho divisor de señal y que recibe la primera señal de entrada; un circuito de control de fase y de ganancia acoplado a dicho divisor de señal y que recibe la segunda señal de entrada: un amplificador que responde al modulador piloto; y un acoplador que responde a dicho amplificador y que responde a dicho circuito de control de fase y de ganancia, generando dicho acoplador dicha primer señal amplificada.
4. 4. El circuito amplificador según la reivindicación 3, caracterizado porque dicha primer etapa de modulación piloto comprende además un segundo circuito de control de fase y de ganancia en comunicación con dicho acoplador y un amplificador de error acoplado al segundo circuito de control de ganancia y de fase y que genera dicha señal de error.
5. 5. El circuito amplificador según la reivindicación 3, caracterizado porque dicho circuito de control de fase y de ganancia está en comunicación con un controlador programable.
6. 6. El circuito amplificador según la reivindicación l, caracterizado porque la segunda etapa de modulación piloto comprende: un acoplador de inserción de error que recibe dicha primer señal amplificada y dicha señal de error; un segundo modulador piloto que responde a dicho acoplador de inserción de error; y un amplificador principal que responde a dicho segundo modulador piloto, generando dicho amplificador principal dicha señal amplificada de error reducido.
7. 7. El circuito amplificador según la reivindicación 1, caracterizado porque dicho sistema de radiofrecuencia comprende un sistema celular y un sistema de microondas.
8. 8. Un método para alinear un circuito amplificador de corrección de error para utilizarse en un sistema de radiofrecuencia que comprende las etapas de: proporcionar un primer amplificador que tiene las características de distorsión inherentes; proporcionar un segundo amplificador que tiene características de distorsión substancialmente similares a las del primer amplificador; establecer un primer circuito de control de fase y de ganancia en respuesta a un nivel de potencia detectado por un detector de portadora el cual responde al primer amplificador; y establecer un segundo circuito de control de fase y de ganancia en respuesta a una salida de un detector piloto el cual responde al segundo amplificador para producir una señal de error que está fuera de fase de la salida del primer amplificador.
9. 9. Un circuito amplificador de radiofrecuencia de corrección de error que comprende: un amplificador; una fuente piloto de fase; una fuente piloto de ganancia; un modulador piloto acoplado al amplificador; y un primer conmutador de encendido/apagado que acopla de manera selectiva al modulador piloto y a la fuente piloto de fase.
10. 10. El circuito amplificador según la reivindicación 9, que comprende además un segundo conmutador de encendido/apagado que acopla dé manera selectiva al modulador piloto y a la fuente piloto de ganancia.