DESC0D1FICAD0R DE ESPECTRO DE EXTENSIÓN DE SALTO DE FRECUENCIA
CAMPO DE LA INVENCIÓN
La presente invención se refiere en general al campo de las comunicaciones. Más en particular, la invención se refiere a una técnica de espectro ensanchado de salto de frecuencia, para aceptar y clasificar formas de onda complejas, para inmovilizarse en una señal remota deseada.
ANTECEDENTES DE LA INVENCIÓN
Los sistemas de comunicaciones de red fija pueden funcionar utilizando una línea de cable o tecnología de radio. Las tecnologías de línea de cable incluyen el uso de líneas de distribución de servicio público y/o líneas telefónicas. Las tecnologías inalámbricas pueden utilizar el rango de 902-928 MHz, que pueden operarse sin licencia de la FCC, mediante el uso de transmisión de espectro ensanchado de salto de frecuencia (FHSS), que disemina la energía transmitida por la banda. De acuerdo con las reglas de la FCC, los sistemas de salto de frecuencia que funcionan en la banda de 902-928 MHz, tienen una salida total que es como sigue: 1 vatio para sistemas que emplean por lo menos 50 canales de salto; y 0.25 vatio para sistemas que emplean menos de 50 canales de salto; pero por lo menos 25 canales de salto. Véase 47 U.S.C. sección 15.247. Los sistemas FHSS cumplen con las especificaciones de la FCC comunicándose con dispositivos de comunicación remotos en sincronía, tanto de tiempo como de frecuencia. El uso de esta aproximación permite que todos los dispositivos conozcan cuando saltar al siguiente canal en la secuencia y qué canal es el de la siguiente secuencia. Un sistema FHSS conocido utiliza una velocidad de salto que es más rápida que la velocidad de datos, para enviar series múltiples de frecuencias seleccionadas aleatoriamente en cada mensaje, para distribuir la energía transmitida por la banda de comunicaciones. Esta distribución es uno de los requisitos de la FCC para operar en la banda ISM. Una desventaja de lo anterior es que requiere que todos los dispositivos incluyan un reloj de tiempo real, lo que incrementa el costo del dispositivo. Además, se requiere cierto tipo de sistema de almacenamiento en batería, para mantener el reloj de tiempo real, en caso de que se quite la energía del dispositivo. Adicionalmente, el requerimiento de subir rápidamente a través de las frecuencias, restringe el diseño de esos dispositivos y limita adicionalmente la reducción de costo. Ha habido intentos por utilizar dispositivos remotos que operen asincrónicamente, que obtienen la sincronización con el transmisor utilizando un receptor de barrido. Un ejemplo de dicho receptor es el de la patente estadounidense de Harmon, No.
4,328,581. Sin embargo, las señales de excitación y otras señales indeseables interfieren con el proceso de sincronización en dichos receptores. Otro problema con dichos sistemas es que el receptor está basado en canales de exploración sobre una lista, y pueden ser canales de exploración diferentes del canal por el que se está enviando un preámbulo. Para compensar esto, el transmisor debe enviar el preámbulo durante un periodo de tiempo suficientemente largo para permitir que el receptor lo explore y desarrolle un bitio de sincronización. En estos sistemas se puede descodificar las señales de excitación como preámbulos válidos, lo que afecta adversamente el funcionamiento. Adicionalmente pueden surgir problemas de cruzamiento si se capturan señales débiles procedentes del transmisor en la secuencia de exploración del receptor, antes de determinar el canal de transmisión deseado. Por lo tanto, hay necesidad de un dispositivo de comunicación FHSS que sea de costo eficiente, satisfaga los requisitos de la FCC para la distribución de energía en la banda ISM, e incluya provisiones para prevenir que sean capturadas señales indeseables por el receptor que explora. La presente invención está dirigida a estas necesidades, así como a otras, de la técnica.
BREVE DESCRIPCIÓN DE LA INVENCIÓN
La presente invención está dirigida a las necesidades identificadas más arriba, ya que provee un método y un aparato novedosos, que utilizan comunicaciones de espectro ensanchado de salto de frecuencia. De acuerdo con la presente invención se provee un receptor de espectro ensanchado de salto de frecuencia, asincrónico, que incluye un transmisor-receptor (transceptor) de circuito integrado, que provee una señal de fijación PLL y una señal indicadora de la fuerza de la señal recibida; y un microcontrolador que recibe la señal de aseguramiento PLL y la señal indicadora de la fuerza de la señal recibida. El receptor barre una lista predeterminada de canales y el microcontrolador convierte la señal indicadora de la fuerza de la señal recibida para cada canal barrido, a un valor digital, representativo de la señal indicadora de la fuerza de la señal recibida, y almacena cada uno de los valores digitales en una lista indicadora de la fuerza de la señal recibida. A continuación el microcontrolador determina una subserie de canales para explorarlos en busca de un patrón de preámbulo. Se puede determinar la subserie de canales a partir de un número predeterminado de valores digitales máximos almacenados en la lista indicadora de la fuerza de la señal recibida. De acuerdo con un aspecto de la invención, el microcontrolador vuelve a barrer la lista predeterminada de canales un número predeterminado de veces, y determina la subserie de canales de los valores digitales más altos, después de completar el número predeterminado de barridos. Se explora un canal que corresponde a un valor digital más alto, contenido en la subserie de canales, para el patrón de preámbulo. Si el canal que corresponde al valor digital más alto no contiene el patrón de preámbulo, se explora un siguiente canal que corresponde al siguiente valor más alto en la subserie de canales, en busca del patrón de preámbulo. De acuerdo con otro aspecto de la invención se provee un método para explorar en busca de un patrón de bitio de preámbulo en un receptor de espectro ensanchado de salto de frecuencia, asincrónico. El método incluye barrer una lista predeterminada de canales; convertir una señal indicadora de la fuerza de la señal recibida, para cada canal barrido, a un valor digital, representativo de la señal indicadora de la fuerza de la señal recibida; almacenar el valor digital en una lista indicadora de la fuerza de la señal recibida; y determinar una subserie de canales para explorarlos en busca de un patrón de preámbulo; determinándose la subserie de canales a partir de los canales que corresponden a un número predeterminado de valores digitales más altos, almacenados en la lista indicadora de la fuerza de la señal recibida. De acuerdo con otro aspecto más de la invención, se provee un proceso para explorar en busca de un patrón de bitio de preámbulo en un receptor asincrónico de espectro de señal de salto de frecuencia. El proceso incluye barrer una lista predeterminada de canales una pluralidad de veces, para determinara una subserie de canales que tengan las fuerzas de señal más altas, con respecto a todos los canales en la lista predeterminada; y barrer sucesivamente cada canal dentro de la subserie de canales, en busca de un patrón de bitio de preámbulo, comenzando con un canal que tenga la fuerza de señal más alta, hasta que se encuentre el patrón de preámbulo. Estos aspectos de la invención y otros serán descritos en la siguiente descripción detallada de la invención.
BREVE DESCRIPCIÓN DE LOS DIBUJOS
El resumen precedente, así como la descripción detallada que sigue de las modalidades preferidas, se comprenderán mejor cuando sean leídos conjuntamente con los dibujos anexos. Con el propósito de ¡lustrar la invención está mostrada en los dibujos una modalidad que se prefiere actualmente, en la que los mismos números de referencia representan partes similares en todas las diversas vistas de los dibujos; sin embargo, se debe entender que la invención no está limitada a los métodos específicos ni a las instrumentalidades especificas descritas. En los dibujos: La figura 1 ilustra una vista superior de una modalidad ilustrativa de un radio por salto de frecuencia, de acuerdo con la presente invención. La figura 2 ilustra un proceso de barrido con indicador de fuerza de señal recibida (RSSI), ilustrativo. La figura 3 ilustra un proceso ilustrativo de dos barridos, para determinar el rango de RSSI. La figura 4 ilustra un proceso ilustrativo para detectar la portadora. La figura 5 ilustra un proceso ilustrativo para verificación de la detección de portadora. La figura 6 ilustra un proceso ilustrativo de fijación a la portadora; y La figura 7 ilustra un proceso ilustrativo delimitador de marco inicial y muestreador de bitios.
DESCRIPCIÓN DETALLADA DE LAS MODALIDADES PREFERIDAS
Con referencia ahora a la figura 1, se ilustra una modalidad ilustrativa de un radio 100 por salto de frecuencias, de acuerdo con la presente invención. La presente invención es controlada mediante un microcontrolador 110, y de preferencia implementado usando in transceptor 120 Texas Instruments TRF6900, que es un circuito integrado que incluye un transceptor FSK para establecer un enlace de RF bidireccional, semi-dúplex, de frecuencia ágil. Se puede usar el chip para aflicciones moduladas lineales (FM) o digitales (FSK) en la banda ISM de 915 MHz de América del Norte. La porción transmisora del transceptor 120 consiste de un oscilador controlado por voltaje integrado (VCO) 122, un sintetizador digital directo, totalmente programable, completo 124, y un amplificador de potencia 126. La porción receptora consiste de un amplificador 128 de bajo ruido, un mezclador 130, un amplificador de IF 132, un limitador, un desmodulador de FM/FSK 134 con un circuito tanque 136 de LC externo, y un recortador de datos 138.
El desmodulador 134 puede ser usado para desmodulación de frecuencia analógica (FM) y digital (FSK). El recortador de datos 138 de preferencia actúa como comparador. El recortador de datos 138 provee señales binarias de nivel lógico, derivadas de la señal de IF desmodulada y filtradas en paso bajo, que son capaces de excitar las entradas compatibles del CMOS externo, en el microcontrolador 110. La entrada no inversora está conectada directamente a un voltaje interno de referencia, y la entrada inversora es alimentada por la salida del amplificador de filtro de paso bajo/amplificador de post-detección. El valor mínimo de decisión del recortador 128 de datos es determinado por el voltaje interno de referencia. El sintetizador digital directo. (DDS) 124 se basa en el principio de generar una señal de onda sinusoidal en el dominio digital. El DDS 124 construye una forma de onda sinusoidal analógica usando un sumador de N-bitios, que cuenta desde 0 hasta 2N en pasos del registro de frecuencia para generar una forma de onda de rampa digital. Cada número en el registro de salida de N-bitios se usa para seleccionar el valor correspondiente de onda sinusoidal fuera de la tabla de consulta sinusoidal. Después de la conversión de digital a analógico, de preferencia se usa un filtro de paso bajo para suprimir las respuestas espurias indeseables. Se puede usar la señal de salida analógica como una señal de entrada de referencia para un circuito 140 asegurador de fase. El circuito PLL 140 multiplica entonces la frecuencia de referencia por un factor predefinido. El microcontrolador 110 usa un colector serial unidireccional, de tres alambres (reloj, datos, estrobo) 142, para programar el transceptor 120. Los registros internos contienen todas las variables programabas por el usuario, incluyen los registros establecedores de la frecuencia DDS, así como todos los registros de control. En cada borde que se alza, de la señal de reloj, se escribe el valor lógico en el terminal de datos, a un registro de desplazamiento de 24 bitios. La fijación del terminal Estrobo carga en forma elevada la información programada en el circuito de retención seleccionado. El microcontrolador 110 controla el transceptor 120 y controla la transmisión y la recepción de los datos. El microcontrolador 110 controla también por cual canal de radio 100 escuchar o transmitir, enviando registros en el DDS 124. Los registros de DDS 124, a su vez, controlan el circuito 140 asegurado en fase y el VCO 122 para establecer las frecuencias de transmisión y de recepción. Quienes sean expertos en la materia reconocerán que éste es uno de los varios posibles métodos para fijar las frecuencias de transmisión y recepción. En el modo de transmisión, el transceptor 120 tiene una potencia de salida de transmisión de 0 dBm. Un amplificador de potencia (PA) externo 144 provee 24 dB adicionales de ganancia, lo que da por resultado una potencia total de salida de +24 dBm. El microcontrolador 110 acciona un conmutador 146 de transmisión/ recepción que permite ventajosamente que se utilice una antena tanto para la porción transmisora como para la porción receptora del transceptor 120. En el modo de recepción se usa un amplificador de bajo ruido (LNA) externo 148 y el LNA 128 interno, para amplificar la señal recibida. La señal recibida es "mezclada" mediante el mezclador 123 para procesarla y luego amplificarla. El indicador 152 de fuerza de señal es una salida y es vigilada por el microcontrolador 110. El receptor convierte entonces de una señal de frecuencia modulada a una señal de banda de base, usando el desmodulador 134 y el recortador de datos 138. El microcontrolador 110 es responsable de la descodificación de la señal de banda de base cruda, sincronizándola a los bordes de bitios. Como se describirá con mayor detalle más adelante, en el modo de recepción, el microcontrolador 110 utiliza la interfaz serial 142 para establecer la frecuencia de recepción y luego busca un preámbulo válido a partir de un dispositivo transmisor remoto. El proceso de buscar un preámbulo válido implica barrer primero la totalidad de los 25 canales, en busca de una sola fuerza en uno o más de los 25 canales. Después de barrer los canales y clasificar los posibles preámbulos basados en RSSI, el receptor intenta detectar un preámbulo válido en el canal con el RSSI más fuerte. Si no se detecta un preámbulo válido, el microcontrolador 110 usa la interfaz serial 142 para cambiar la frecuencia al canal con el siguiente valor RSSI más alto. Si no se detecta un preámbulo, el microcontrolador "salta" canales cada 1 ms. Se puede usar otro control de tiempo para el salto. Cuando se detecta un preámbulo válido el dispositivo receptor puede sincronizarse con el transmisor para recibir un paquete de información, como se detalla más abajo. La sincronización implica saltar en sincronía con el transmisor a canales adicionales de preámbulo y datos. Una señal 150 de detección fijada, recibida del transceptor 120 indica que el radio 100 está fijado en la frecuencia de recepción deseada. Después de escribir la interfase serial 142, que instruye al radio 100 para que cambie el canal receptor, el microcontrolador 110 espera para que se determine la detección fijada 150, lo que señala que el canal de recepción puede ser monitoreado para una señal recibida estable. Este tiempo de establecimiento, además del tiempo necesario para escribir los registros por medio de la interfaz serial 142 determina el tiempo de exploración por canal (por ejemplo, 1 ms). Se explicará ahora una modalidad ilustrativa, implementada usando el radio 100. La presente invención no requiere de un reloj separado ni de otra información de sincronización; ni tampoco requiere de una indicación de una señal válida recibida del transceptor 120 para descodificar la señal de entrada. El microcontrolador 110 efectúa las tareas de descodificación y validación de señales, donde cada señal de preferencia contiene un preámbulo, un delimitador de marco inicial (SFD) y un marco de datos. El SFD indica que el preámbulo ha finalizado y que seguirá el marco de datos. De acuerdo con la presente invención, el SFD debe aparecer dentro de un tiempo máximo predeterminado después del inicio del preámbulo, a fin de que se considere válida una señal. Después de recibir un SFD válido, el microcontrolador 110 mantiene el control de tiempo de bitios y registra los bitios de datos. Con referencia ahora a la figura 2 se describirá ahora el proceso de barrer el indicador de la fuerza de la señal recibida, del proceso general de descodificación de la presente invención. El proceso de descodificación implica muestrear rápidamente la señal entrante y correlacionar una serie de muestras con un patrón conocido para determinar si está presente un preámbulo. De acuerdo con la presente invención el preámbulo de preferencia comienza con un cero y termina con un uno. El proceso comienza fijando a cero un contador (x); luego, en el paso 200, se arranca un controlador de tiempo en el microcontrolador 110 y se selecciona un canal. Se selecciona secuencialmente el canal de una lista de canales (por ejemplo, 25 canales) que se van a explorar. En el paso 202 el microcontrolador 110 prueba el indicador 150 detector de la fijación de PLL, a intervalos ¡guales a un tiempo de bitio (por ejemplo, 56.48 ps), hasta que se establece una fijación. Una vez que se establece una fijación en el paso 202, se pone el controlador de tiempo en el paso 204, para permitir que el receptor se adapte durante un tiempo de adaptación configurable, donde la presente invención usa un tiempo de adaptación de RSSl de 200 µe. En el paso 206 se monitorea el indicador de la fuerza de la señal de recepción (RSSl) mediante el microcontrolador 110, utilizando un convertidor de analógico a digital, dentro del microcontrolador 110. El microcontrolador 110 almacena los resultados del indicador 152 de RSSl convertido en una lista que corresponde a la lista de canal anotada más arriba, mediante la posición y la longitud. En el paso 207 se incrementa un valor de contador de canal (x) en uno, y luego se prueba para ver si es mayor que o igual a 25. Si x es menor que 25 el proceso regresa al paso 200 para muestrear el siguiente canal. Si el contador es igual a o mayor que 25, entonces el procesa sale para buscar la lista (véase la figura 3) que fue creada por medio del proceso de la figura 2. Con referencia ahora a la figura 3, se ilustra la porción que detecta la portadora, del proceso descodificador de la presente invención. En el paso 208 se busca en la lista de RSSl creada en el paso 206 el valor más grande, que sea mayor que un valor mínimo de RSSl configurable. Este valor corresponde a la señal más fuerte, como se anotó arriba. Si no se encuentra un valor más grande que el valor mínimo de RSSl, entonces se repite el proceso de barrido de RSSl de la figura 2. En el paso 210 se reemplaza el valor más grande determinado, con un cero. Luego, en el paso 212 se calcula la desviación en la lista de RSSl de la señal determinada en el paso 208, que tenga el valor máximo, y se usa para seleccionar un valor de canal a la misma desviación, en la lista de canal. Se pone entonces el transceptor 120 para recibir en este canal. Por ejemplo, si la señal determinada en el paso 208 es el canal noveno en la lista de RSSI, se fijará el transceptor al noveno canal en la lista de canales. En el paso 214 se prueba la fijación 150 a PLL a intervalos ¡guales al tiempo de bitio (56.48 ps) hasta que se establezca la fijación. En el paso 216 se fija el controlador de tiempo del microcontrolador 110 a un tiempo igual a 11 veces un bitio (por ejemplo, 11 * 56.48 µe). En el paso 218 se muestrea la señal en el canal determinado en el paso 212 para dos veces el bitio de preámbulo (por ejemplo, 2 * 56.48 ps). De acuerdo con la presente invención, se registran 32 muestras durante los tiempos de dos bitios de preámbulo. Alternativamente, se pueden registrara submuestras entre las muestras y se pueden usar para formar muestras simplemente votando si la velocidad el procesador lo permite. En el paso 220 se analizan las muestras como dos mitades de 16 muestras. Cada mitad es comparada con 16 patrones ideales. De conformidad con la presente invención se generan los patrones ideales a partir de las 16 rotaciones de OxFOOF. En el paso 222 se lleva a cabo la correlación efectuando una operación XOR (OR exclusiva) en los cuatro bytes de las muestras, con cada uno de los cuatro bytes del patrón ideal. El número de posiciones de bitio en las que las muestras y el patrón difieren (distancia de Hamming) es el número de errores de correlación para ese patrón. El número de unos en la XOR es el número de errores y de preferencia se calcula usando la suma de cuatro consultas en una tabla de 256 bytes que contiene el número de unos en cada byte del índice. El número de rotaciones necesario para obtener el patrón con el menor número de errores se almacena mediante el microcontrolador 110. Si el número de errores de correlación está dentro de una tolerancia configurable, se considera que la señal es un candidato a preámbulo. La presente invención usa una tolerancia por defecto de 3 errores de bitio. Si el número de errores de correlación es mayor que la tolerancia, se repite el proceso de detectar la portadora de la figura 3, usando el canal con el siguiente valor RSSI más alto. Si el siguiente valor RSSI más alto no es mayor que el valor mínimo de RSSI, el proceso se reinicia en la figura 2. En el paso 224 se usa el valor de un controlador de tiempo de operación libre fijado en el paso 216, para computar un desplazamiento de tiempo a la siguiente ocurrencia del patrón idéntico de acuerdo con el número de rotaciones que coinciden con el patrón, almacenadas en el paso 222. Se aparea el patrón a uno de una lista de patrones y se efectúa el ajuste de tiempo de manera que la verificación detectada de la portadora (es decir, que repite las 32 muestras que buscan un preámbulo válido) está alineado ahora con el patrón que se encontró en el primer intento. En otras palabras se ajusta el controlador de tiempo de manera que una verificación de detección de portadora, ideal, coincida con el patrón de la primera detección de portadora. La figura 4 ilustra un proceso de verificación de la detección de portadora, que ocurre durante dos tiempos de bitio del muestreo. En el paso 226, cuando expira el controlador de tiempo fijado en el paso 216 (figura 3), se establece otro controlador de tiempo en el microcontrolador para que expire en seis tiempos de bitio (6 * 56.48 ps). En el paso 228 se muestrea la señal en el canal transceptor fijado en el paso 212, durante dos tiempos de bitio (2 * 56.48 ps). Se registran 32 muestras durante los dos tiempos de bitio de preámbulo, por parte del microcontrolador 110. Tal como se describió más arriba, se pueden registrar sub-muestras entre las muestras, y se pueden usar para formar muestras, simplemente votando si lo permite la velocidad del procesador. También en el paso 230 se analizan las 32 muestras como dos mitades de 16 muestras, y se comparan con el patrón registrado en el paso 222 (figura 3). La muestra debe contener menos que el número de errores de correlación configurables, más dos. Si se encuentra que los errores en la muestra sobrepasan el límite, se repite el proceso de detección de portadora del ejemplo 3, usando el canal con el siguiente valor RSSI más alto. Si el siguiente valor RSSI más alto no sobrepasa el valor mínimo de RSSI, el proceso se reinicia en la figura 2. En el paso 232 se ajusta el controlador de tiempo de operación libre, establecido en el paso 226, para que finalice a fin de centrar el periodo de muestreo en un proceso de fijación de portadora (descrito más adelante con referencia a la figura 5), a través de un borde descendente de un bitio de preámbulo. Se ajuste el controlador de tiempo de operación libre de acuerdo con un valor computado usando el número de rotaciones de patrón almacenado en el paso 222. Con referencia ahora a la figura 5, se ilustra el proceso de fijación de portadora de la presente invención. En el paso 234 se establece un controlador de tiempo para que finalice después de un periodo de tiempo igual a siete veces un bitio (7 * 56.48 ps). En el paso 236 se registran 16 muestras durante la mitad de un tiempo de bitio de preámbulo que comienza la cuarta parte de un tiempo de bitio antes de la ubicación previamente inferida del borde descendente. La ubicación se infirió por medio de los procesos de detección de portadora y verificación de la detección de portadora, descritos más arriba. En el paso 238 se correlacionan las 16 muestras con 15 patrones de preámbulo ideales y 15 patrones de preámbulo ideales invertidos, que están almacenados en una tabla. De preferencia la tabla está organizada para representar patrones de preámbulo invertidos en un extremo de la tabla, y patrones de preámbulo en el otro extremo. Los patrones están en una secuencia que representa el patrón deseado desplazado a la izquierda y luego a la derecha, en un bitio, dos bitios, etc. En cada fijación de portadora sucesiva, se ajusta el punto inicial en la tabla, a fin de refinar el control de tiempo para evitar fallas. Un coincidencia de patrón en la porción invertida de la tabla indica el comienzo del SFD. En el paso 240, si el número de errores de correlación está dentro de la tolerancia predeterminada para el patrón de correlación de preámbulo, se considera que la señal es un candidato al preámbulo, por el microcontrolador 110. El controlador de tiempo establecido en el paso 234 es ajustado para centrarse sobre el siguiente borde descendente, y se repite el proceso. Si en el paso 240 el número de errores de correlación está dentro de la tolerancia predeterminada para el patrón de correlación de SFD, se ha iniciado el SFD. Se efectúa el muestreo de bitios para encontrar el resto del patrón de SFD como se describe más abajo, con referencia a la figura 6. Las tolerancias para la fijación a la portadora de preferencia son las mismas en ambos casos, independientemente de si se está detectando un bitio de preámbulo o un bitio de SFD. La tolerancia es configurable; pero la presente invención usa por defecto errores de 3 bitios. Si falla un total de dos intentos de correlacionar el preámbulo de fijación a la portadora, o si se sobrepasa el tiempo de preámbulo total antes del SFD, ya no se considera la señal como candidata al preámbulo, y el proceso de descodificación regresa a efectuar el barrido de RSSI de la figura 2. Con referencia ahora a la figura 6, se ilustra el SFD y el proceso de muestreo de bitio de la presente invención. En ei paso 242 se inicia un controlador de tiempo centrado en un bitio, para dispararse a la mitad de cada medio bitio. Aquí un bitio es un bitio codificado en Manchester, constituido por dos medios bitios de un tiempo de medio bitio. La codificación Manchester es bien conocida en la técnica y codifica un 0 lógico indicado mediante una transición de 0 a 1 en el centro de un bitio, y un 1 lógico, indicando una transición de 1 a 0 en el centro de un bitio. En el paso 244 se muestrea el medio bitio tantas veces como sea posible, de acuerdo con la velocidad del procesador. Se prefiere comenzar el muestreo medio periodo de muestreo, antes del centro del medio bitio. En el paso 246 se votan números iguales de muestras de cada mitad del bitio de anchester, por la primera inversión, en forma de bitio, de las primeras muestras y luego, contando el número de muestras de las 16 que son unos. Si menos de la mitad son unos, se considera el bitio de Manchester un bitio de datos cero. Si la mitad o más son unos, entonces se considera que el bitio de Manchester es un bitio de datos uno. De acuerdo con la presente invención el SFD está compuesto de 32 bitios uno de Manchester, seguidos por los siguientes bitios de Manchester: 0000 1100 1011 1101 (primer bitio de la izquierda). Se pueden usar otras secuencias de bitios. No se toleran errores de bitio en el SFD. Si no se encuentra el SFD, entonces se repite el barrido de RSSI de la figura 2. Después que se encontró el SFD, el transceptor 120 está en sincronía con el transmisor y continúa muestreando los bitios para recibir los datos de los transmitidos por el transmisor. Con referencia ahora a la figura 7, de conformidad con un aspecto de la presente invención, se puede implementar un proceso de barrido de RSSI en dos pasos, para determinar cual de los canales es el canal de datos apropiado. En el paso 300 se efectúa el primer barrido, donde el receptor barre la lista completa de los canales, cuantifica el indicador 152 de RSSI y clasifica la lista para los niveles más fuertes de RSSI. Se puede desarrollar una subserie de los canales más fuertes (por ejemplo, tres canales), a partir de este primer barrido de los canales. La subserie de canales puede consistir de más o menos de tres canales. En el paso 302 se repite el primer barrido un número predeterminado de veces, por ejemplo, cuatro veces, cuando se desarrolla una subserie de canales más fuertes para cada barrido. Se puede repetir el barrido un número alternativo de veces. Al completarse la primera exploración de RSSI final, se clasifican los canales más fuertes de todos los barridos, por el nivel de RSSI. En el paso 304 se lleva a cabo un segundo barrido, en el cual se lleva a cabo un barrido del nivel más alto de RSSI, como se determina por el primer proceso de barrido anterior. En el paso 306 se analiza la señal más fuerte para el preámbulo y los patrones de bitio de delimitador de marco inicial (SFD) que califican adicionalmente el canal como el canal de transmisión. El proceso para determinar si los patrones de bitio de SFD están presentes en un canal particular, ha sido descrito en los párrafos precedentes. Si no están presentes los patrones de bitio de preámbulo, entonces se analiza el segundo canal más fuerte, y así sucesivamente, para el preámbulo válido y los patrones de bitio de SFD, hasta que se encuentren. Si no se encuentra el patrón de bitios de preámbulo durante el segundo proceso de barrido, se repite el primer proceso de barrido. Serán aparentes para quien sea experto en la materia varias modificaciones de la invención, además de las descritas aquí, en vista de la descripción precedente. Se pretende que dichas modificaciones también caigan dentro del alcance de las reivindicaciones anexas. Por ejemplo, se puede usar un tiempo de bitio diferente de 45.48 µe. Adicionalmente, se pueden codificar los bitios usando un esquema de codificación diferente de la codificación anchester.