MXPA00000192A

MXPA00000192A - Procesamiento de una senal de espectro extendido en un sistema de frecuencia ajustable.

Info

Publication number: MXPA00000192A
Application number: MXPA00000192A
Authority: MX
Inventors: Erik A Ramberg
Original assignee: Schlumberger Resource Man Serv
Priority date: 1997-06-23
Filing date: 1998-06-19
Publication date: 2002-04-24
Also published as: US6047016A; BR9810300A; AU751872B2; AU8156398A; CA2294218C; CA2294218A1; WO1998059427A1; EP0992119A1; EP0992119A4

Abstract

Una senal de espectro extendido muestreada a una velocidad de muestreo seleccionada se desextiende y se acumula en un elemento de acumulacion a una frecuencia central mas baja que la velocidad de muestreo y mas alta que cero. Se puede utilizar un elemento de ajuste de frecuencia para ajustar el elemento de acumulacion, con el fin de tener una frecuencia resonante aproximadamente igual a la frecuencia central.

Description

PROCESAMIENTO DE UNA SEÑAL DE ESPECTRO EXTENDIDO EN UN SISTEMA DE FRECUENCIA AJUSTABLE Solicitudes Relacionadas Esta solicitud se relaciona con las siguientes solicitudes pendientes conjuntas, todas presentadas el mismo día y a nombre de los mismos inventores que esta solicitud: "Bandpass Correlation of a Spread Spectrum Signal" (Correlación en paso de banda de una señal de espectro extendido) ; "Bandpass Processing of a Spread Spectrum Signal" (Procesamiento en paso de banda de una señal de espectro extendido) ; "Acquiring a Spread Spectrüm Signal" (Adquisición de una señal de espectro extendido) ; y "Receiving a Spread Spectrum Signal" (Recepción de una señal de espectro extendido) . Antecedentes de la Invención La invención se relaciona con el procesamiento de una señal de espectro extendido. En sistemas inalámbricos, típicamente la información se transmite modulando la información sobre ondas portadoras que tienen frecuencias que están dentro de bandas de frecuencia previamente asignadas. Receptores de radiofrecuencia (RF) desmodulan las ondas portadoras para recuperar la información transmitida. Los sistemas de comunicación de espectro extendido extienden las señales transmitidas sobre anchuras de banda mucho más grandes que las que realmente se requieren para transmitir la información. Extender una señal en un espectro amplio tiene varias ventajas, incluyendo reducir los efectos de ruido de banda angosta en la señal y, en muchas situaciones, proporcionar protección aumentada contra la intercepción por terceros no deseados. En un sistema de espectro extendido de secuencia directa (DSSS) , la anchura de banda de la señal transmitida aumenta modulando la señal sobre una señal de pseudo ruido (PN) antes de modular sobre una onda portadora. La señal de pseudo ruido típicamente es una señal digital que tiene un número aproximadamente igual de bits arriba y abajo (o "chips"), que maximiza el espectro sobre el cual se extiende la señal . Una implementación típica de un receptor de espectro extendido de secuencia directa recupera la información transmitida desmodulando la onda portadora y luego multiplicando la señal resultante con una réplica local de la señal de pseudo ruido para eliminar la señal de pseudo ruido. La técnica de espectro extendido de secuencia directa ofrece seguridad aumentada debido a que el receptor debe saber la secuencia de pseudo ruido usada en la transmisión para recuperar de manera eficiente la información transmitida. Otras técnicas de espectro extendido incluyen espectro extendido de frecuencia alimentada (FHSS) .

Compendio de la invención En un aspecto, la invención proporciona procesar una señal de espectro extendido muestreada a una velocidad de muestreo seleccionada. La señal muestreada se recibe, se desextiende, y se acumula a una frecuencia central menor que la velocidad de muestreo y mayor que cero. Se usa un elemento de ajuste de frecuencia para ajustar la frecuencia resonante durante la acumulación a igual aproximadamente la frecuencia central . Las modalidades de la invención pueden incluir una o más de las siguientes características. El elemento de ajuste de frecuencia se puede configurar para introducir un error de cuadratura. El aparato puede incluir un elemento de corrección de error configurado para corregir este error de cuadratura después que se ha ajustado la frecuencia resonante. Las ventajas de la invención pueden incluir una o más de las siguientes. Una señal de espectro extendido se puede procesar a alguna frecuencia central, con conversión hacia abajo a corriente directa presentándose solamente después de que se procesa la señal. Un dispositivo usado para procesar la señal de espectro extendido se puede sintonizar conforme procesa la señal para resonar en la frecuencia central . Como resultado, el dispositivo se puede usar en aplicaciones ampliamente variantes y más precisamente y con más eficiencia procesar la señal de espectro extendido.

Otras ventajas de la invención serán aparentes a partir de la descripción y de las reivindicaciones. Breve descripción de los dibujos Los dibujos acompañantes, los cuales se incorporan y constituyen una parte de esta memoria descriptiva, ilustran las modalidades de la invención y, junto con la descripción general anterior y la descripción detallada más adelante, sirven para explicar los principios y ventajas de la invención. La Figura 1 es un diagrama en bloques de una red de área local inalámbrica (LAN) . La Figura 2 es un diagrama en bloques de un transmisor-receptor para uso en una red inalámbrica tal como la mostrada en la Figura 1. La Figura 3 es una forma de onda que ilustra un período de una secuencia de pseudo ruido de 63 chips . La Figura 4 es un diagrama que muestra las fases de código de un alfabeto posible de 16-CCSK generado a partir de una secuencia de pseudo ruido de 63 chips . La Figura 5 es un diagrama que muestra el componente de un paquete de información transmitido en un sistema de comunicación de espectro extendido usando modulación de desplazamiento cíclico de código. La Figura 6 es un diagrama en bloques de un receptor para su uso en un sistema de comunicación de espectro extendido.

Las Figuras 7A y 7B son diagramas de flujo de la operación de un receptor de la Figura 6 durante la búsqueda, adquisición, y desmodulación de las señales de espectro extendido. Las Figuras 8A y 8B son diagramas en bloque de correlacionadores de implementación eficiente para su uso para recuperar datos a partir de las señales de espectro extendido. La Figura 9 es un diagrama esquemático de un invertidor de signo para su uso en el correlacionador de la Figura 8 para recuperar datos modulados sobre señales de espectro extendido de secuencia directa usando modulación de desplazamiento cíclico de código. Descripción de las modalidades preferidas Haciendo referencia a la Figura 1, la tecnología de espectro extendido es particularmente adecuada para su uso en una red inalámbrica 30 en la cual muchos dispositivos (por ejemplo, radios) transmiten diferentes corrientes de información dentro de una área geográfica relativamente pequeña. La red inalámbrica 30 se puede usar en aplicaciones de monitoreo a distancia, por ejemplo, por compañías grandes de servicios para monitorear de manera a distancia el consumo de recursos. Una red 30 usada de esta manera típicamente consiste en un gran número de dispositivos de punto extremo 32, tales como dispositivos que registran el consumo de recursos en medidores de servicios (por ejemplo, medidores de electricidad) localizados en estructuras de negocios y residenciales en toda una área metropolitana. Los dispositivos de punto extremo 32 reúnen información y, usando transmisores-receptores de radio inalámbricos internos (no mostrados en la Figura) , periódicamente transmiten la información como paquetes de datos digitales a través de una red jerárquica a un controlador del sistema^ 34. El controlador del sistema 34 típicamente incluye una computadora con servidor de red (no mostrada en la Figura) que puede distribuir la información a los clientes 36 en una red de computadora 38. En áreas metropolitanas más grandes, los dispositivos de punto extremo 32 en la red inalámbrica 30 se pueden organizar en "celdas" 40, las cuales se pueden dividir en "microceldas" 42. Típicamente, las microceldas 42 cubren áreas geográficas relativamente pequeñas de tamaño similar o que contienen un número similar de dispositivos de punto extremo 32. Cada celda 40 está gobernada por una celda maestra 44, que supervisa la operación de los dispositivos de punto extremo 32 dentro de la celda 40 y releva información entre el controlador del sistema 34 y los dispositivos de punto extremo 32 en la celda 40. Igualmente, cada microcelda 42 es gobernada por un controlador de microcelda 46, el cual supervisa la operación de todos los dispositivos de punto extremo 32 en la microcelda 42 y el cual releva información entre la celda maestra correspondiente 44 y los dispositivos de punto extremo 32 en la microcelda 42.

La red inalámbrica 30 deberá incluir tan pocos controladores de microceldas 46 como sea posible ya que cada controlador 46 aumenta el costo total de la instalación y administración de la red 30. El número de controladores de microceldas 46 requerido en una área geográfica dada depende de la fuerza mínima de señal ("sensibilidad") a la cual cada controlador 46 puede recuperar la información contenida en las transmisiones de los dispositivos de punto extremo 32 en la microcelda correspondiente 42. El costo de la red inalámbrica 30 se puede reducir y sus capacidades dinámicas se pueden extender si los radios inalámbricos usados en los dispositivos de comunicación (por ejemplo, el controlador de sistema 34, las celdas maestras 44, los controladores de microceldas 46, y los dispositivos de punto extremo 32) en la red 30 fueran a incluir componentes más eficientes de los que actualmente hay disponibles . La invención se adapta para su uso en una red inalámbrica tal como la mostrada en la Figura 1 y en sistemas de espectro extendido de secuencia directa (DSSS) en los cuales se usa la modulación de desplazamiento cíclico de código para modular los datos digitales en la secuencia de extensión de pseudo ruido (PN) . La modulación de desplazamiento cíclico de código es una técnica de modulación en la cual los desplazamientos de fase circulares de la secuencia de pseudo ruido se usan para representar la _ posible constelación de símbolos (o datos) . Por ejemplo, una secuencia de pseudo ruido de 63 chips podría soportar hasta 63 diferentes símbolos de datos, cada uno de los cuales tendría 63 chips de longitud. Una constelación -CCSK (o alfabeto) es un grupo de símbolos de datos M-CCSK, donde cada uno representa una única combinación de bits de datos binarios, en donde M es un entero mayor de uno. El sistema de comunicación de espectro extendido que usa la modulación de desplazamiento cíclico de código y técnicas de modulación de datos relacionadas se describen en la Patente de los Estados Unidos de Norteamérica número 4,707,839, emitida para Adren y colaboradores, el 17 de noviembre de 1987, y en la Patente de los Estados Unidos de Norteamérica número 4,730,340, emitida para Frazier, Jr., y colaboradores, el 8 de marzo de 1988, ambas incorporadas en la presente mediante referencia. La invención se describirá en el contexto de un sistema espectro extendido de secuencia directa que usa modulación de datos modulación de desplazamiento cíclico de código, pero la invención no se limita al uso en este sistema. Haciendo referencia también a la Figura 2 , cada radio en el controlador del sistema 34, las celdas maestras 44, los controladores de microceldas 46, y los dispositivos de punto extremo 32 de la red inalámbrica del espectro extendido de secuencia directa 30 de la Figura 1 incluye un transmisor 50 y un receptor 52 equipado para enviar y recibir, respectivamente, señales de espectro extendido que llevan información codificada sobre una secuencia de pseudo ruido con modulación de desplazamiento cíclico de código. En el transmisor 50, los datos que se van a transmitir se generan mediante un dispositivo de computación, tal como un microprocesador 54. Un bloque de hardware digital 56 recibe los datos, junto con instrucciones para procesarlos, a partir del procesador 54 y modula los datos en una secuencia de pseudo ruido predeterminada para formar una señal de espectro extendido . Un bloque de hardware de radio frecuencia 58 modula entonces la señal de espectro extendido sobre una onda portadora de radio frecuencia (por ejemplo, una onda en la banda IS que va de 902 megahertz hasta 928 megahertz) , cuya frecuencia la determina el sintetizador de frecuencia 60, y transmite la señal combinada sobre un canal de transmisión inalámbrico 62. El transmisor 50 también puede incluir un bloque de enriquecimiento espectral 64, que además mejora las cualidades de extensión del transmisor modulando una secuencia de pseudo ruido adicional sobre la secuencia de pseudo ruido primaria modulada por modulación de desplazamiento cíclico de código, como se discute más adelante. La señal de radio frecuencia transmitida es recibida por el receptor 52 y se puede convertir a una frecuencia intermedia (IF) mediante un bloque de hardware de radiofrecuencia 66 controlado por un oscilador local (LO) 68. La frecuencia intermedia se selecciona de acuerdo con la siguiente ecuación: IF = F • (N ± 1/4) , en donde Fs es la velocidad de muestreo de un convertidor A/D (comentado más adelante) y N es un entero. Un bloque de hardware digital 70 en el receptor 52 muestrea la señal de frecuencia intermedia y convierte las muestras en representación digital. El bloque de hardware digital 70 desmodula entonces la señal de espectro extendido para recuperar los datos digitales codificados. Un procesador 72 en el receptor controla la operación del bloque de hardware digital 70 y usa los datos recuperados como se especifica por instrucciones inalterables y software asociado con el procesador 72. Dentro de cada dispositivo en la red inalámbrica 30, se puede usar un solo procesador para controlar tanto el transmisor 50 como el receptor 52. La secuencia de pseudo ruido primaria (o "código") usado para crear la señal de espectro extendido consiste en un número previamente determinado de bits de código binario de repetición (o "chips") , aproximadamente la mitad de los cuales tiene un valor binario de "1" y el resto de los cuales tiene un valor binario de "-1". Distribuyendo uniformemente el número de chips altos y bajos de esta manera se maximiza la calidad de extensión del código de pseudo ruido. Durante un único período de código de la secuencia de pseudo ruido, los chips en la secuencia se generan una vez en sucesión. El bloque de hardware digital del transmisor 56 modula los datos digitales del procesador 54 sobre el código de pseudo ruido primario ajustando el punto de inicio de la secuencia del pseudo ruido al comienzo de cada período de código, como se discute más adelante. Ajustando el punto de inicio del código de pseudo ruido, el bloque de hardware digital 56 crea "cambios de fase de código" en el código, cada uno de los cuales representa un "símbolo" de datos diferentes que identifican una combinación única de datos del procesador. El número máximo de bits de datos identificados por cada símbolo de datos depende de la longitud del código de pseudo ruido y del tamaño de los cambios de fase de código que separan los símbolos de datos. Ya que los símbolos de datos típicamente deberán ser separados por cambios de fase de cuando menos dos chips para permitir la recepción adecuada, un código de pseudo ruido que comprende 2 puede soportar un alfabeto de 2M_1 símbolos que codifican M menos uno bits de datos digitales. Por ejemplo, un código de pseudo ruido de 64 chips (M = 6) puede soportar hasta 32 (25) símbolos que codifican hasta 5 bits de datos binarios. De esta manera, la modulación de desplazamiento cíclico de código permite la admisión de varios bits de datos digitales para cada período de la secuencia de extensión, lo cual reduce la duración de los paquetes transmitidos y lo cual, a su vez, mejora la eficiencia de los dispositivos de la red inalámbrica. Haciendo referencia a la Figura 3, se puede generar un código de pseudo ruido conveniente con componentes electrónicos estándares . Uno de estos códigos es el código de 63 chips 75 de la Figura 3, el cual representa una de las secuencias de longitud máxima que se puede generar usando un registro de cambio de retroalimentación de 6 bits estándar. La secuencia de 63 chips 75 idealmente se genera en la frecuencia del código de aproximadamente 19.2 kilohertz, de manera que cada período de código la secuencia tiene una duración total de aproximadamente 52 microsegundos . Por lo tanto, cada chip tiene una duración de aproximadamente 825 nanosegundos, y la velocidad de chips es de aproximadamente 1.2 Mchip/seg. Multiplicando la onda portadora de radio frecuencia por su secuencia de extensión se convierte el espectro portador de un impulso en la frecuencia portadora en la banda ISM en una forma sen (x) /x (función sinc) , en donde los primeros nulos de la función sinc están desplazados en aproximadamente ± 1.2 megahertz de la frecuencia portadora. La estructura fina del portador de espectro extendido incluye líneas espectrales a una separación de aproximadamente 19.2 kilohertz. Haciendo referencia también a la Figura 4, cuatro bits de datos digitales se pueden modular sobre el código de pseudo ruido de 63 chips 75 para cada período de código. Ya que cuatro bits digitales pueden tomar 16 valores diferentes, los cuatro bits se representan por 16 fases de código diferentes del código de pseudo ruido, cada uno formado comenzando el código de pseudo ruido en el correspondiente de los 63 chips (modulación "16-CCSK") . Aunque cualquier asignación de fases de código de cuando menos dos chips de separación se puede usar para generar un alfabeto de dieciséis símbolos, un alfabeto simple incluye un primer símbolo ("símbolo 0") que comience con el primer chip ("chip 0") del código de pseudo ruido 75 y otros quince símbolos ("símbolo l" hasta "símbolo 15") de modo que cada uno comience exactamente dos chips detrás del símbolo precedente. Ya que un símbolo se transmite para cada período del código de pseudo ruido, la velocidad de símbolos de datos es igual a la frecuencia de código (19.2 kilohertz) , y la velocidad de transmisión de datos digitales es cuatro veces la frecuencia del código (76.8 kilobits/segundo) . Para recuperar los datos modulados de 16-CCSK, un receptor debe determinar cuál de las dieciséis fases de código de pseudo ruido se usó en el proceso de extensión. El receptor 52 de la Figura 2 logra esto correlacionando, en paralelo, la señal recibida contra dieciséis copias localmente generadas de la secuencia de pseudo ruido, en donde cada copia tiene una modulación de fase de código correspondiente a uno de los dieciséis valores de símbolo. Al final de cada período de símbolo, el receptor determina el valor del símbolo determinando cuál copia de la secuencia de pseudo ruido produjo un pico de correlación. Las fases de símbolo deberán separarse por cuando menos dos chips para minimizar errores evitando traslape de correlación, el proceso de recuperación de datos, incluyendo la correlación de señal, se describe en más detalle más adelante . Como se mencionó anteriormente, cada transmisor puede incluir un bloque de enriquecimiento espectral que además mejora las calidades de extensión del transmisor. El enriquecimiento espectral sobrepone una secuencia binaria de repetición, relativamente lenta, teniendo también niveles lógicos de ±1, en la parte superior de la secuencia de pseudo ruido primaria. La secuencia de enriquecimiento puede ser, por ejemplo, una secuencia de quince chips que tenga una velocidad de chipe igual a la mitad de la velocidad de símbolos (por ejemplo, aproximadamente 9600 kilohertz) . Por lo tanto, cada chip en la secuencia de enriquecimiento cubre dos períodos de la secuencia primaria de pseudo ruido, y la secuencia cambia valores' solamente en los límites de símbolos. Modulando la señal de enriquecimiento espectral sobre la secuencia de pseudo ruido modulada se puede permitir que el transmisor opere a niveles de energía mayores sin violar los reglamentos de energía FCC. El enriquecimiento espectral se describe en mayor detalle en la Solicitud de Patente de los Estados Unidos de Norteamérica número 08/473,091, titulada "Sistema de Espectro Extendido de Secuencia Directa" presentado por Forrest F.Fulton el 6 de junio de 1995.

Haciendo referencia ahora a la Figura 5, cada paquete 80 transmitido entre el controlador del sistema 34 y uno de los dispositivos de punto extremo 32 en la red inalámbrica 30 de la Figura 1 deberá tener una estructura conocida para asegurar que será reconocida y adecuadamente descodificada por el dispositivo receptor propuesto. Por lo tanto, cada paquete 80 incluirá un preámbulo 82 que consiste en repeticiones múltiples de la secuencia de pseudo ruido primaria. El preámbulo 82 permite al receptor reconocer que un paquete ha sido enviado y sincronizar a la fase de la secuencia de pseudo ruido usada para generar el paquete (es decir, la "fase de transmisión") .

Aumentar la longitud del preámbulo aumenta la oportunidad de detectar con precisión cada paquete, pero también aumenta la duración total de cada paquete y por lo tanto disminuye la eficiencia global de la red. En cuanto se detecta, la fase de transmisión de pseudo ruido entrante sirve como una fase de ' referencia para toda la desmodulación de datos posterior, como se describe en mayor detalle más adelante. Después del preámbulo 82 está una palabra de sincronización 2-CCSK ("sinc") 84, la cual consiste en múltiples símbolos conocidos (cada uno llevando un bit de datos binarios) que indica al receptor que va a comenzar la entrega de datos . La palabra de sincronización 84 también permite al receptor descartar la -mayoría de los paquetes erróneos que no se detectaron de otro modo. La codificación de la palabra de sincronización 84 como 2-CCSK proporciona_ una ligera ganancia en sensibilidad sobre la modulación de 16-CCSK usada para codificar los datos digitales que siguen. La palabra de sincronización 84 puede consistir en un código de Barker codificado usando las primeras dos fases de código ("símbolo 0" y "símbolo l") del alfabeto de dieciséis símbolos descrito anteriormente . Después de la palabra de sincronización 84 está un encabezado 86 de longitud conocida que contiene un campo de dirección que indica la dirección de la fuente del paquete. El campo de dirección también puede indicar la dirección del receptor propuesto del paquete. El encabezado 86 también incluye un campo de longitud que indica la longitud de la carga útil de datos que sigue. El encabezado 66 también puede contener bits de control . Después del encabezado está la porción de carga útil de datos 88 del paquete 80, la cual puede incluir hasta 255 símbolos de datos modulados de 16-CCSK por byte en el campo de longitud del encabezado. Siguiendo a la porción de carga útil de datos 88 está la información de paridad FEC 90 para su uso para detectar y corregir la corrupción del paquete. Haciendo referencia ahora a la Figura 6, el receptor 52 incluye una antena 100 acoplada a un sintonizador de radio frecuencia estándar 102, el cual convierte la señal recibida de un portador de radio frecuencia al portador de frecuencia intermedia y ajusta el nivel de energía de la señal, si es necesario, para asegurar que cae dentro de un rango conveniente para la conversión de analógico en digital (A/D) . La señal analógica convertida se proporciona a un convertidor de analógico en digital 104, el cual muestrea la señal a una velocidad de muestreo (Fs) ocho veces la velocidad de chips de la secuencia de extensión de pseudo ruido. En otras palabras, para que la secuencia de pseudo ruido de 63 bits que tiene una velocidad de chips de 1.2 megahertz, el convertidor de analógico en digital 104 muestrea la señal de entrada a una velocidad de aproximadamente 9.6 megahertz, u ocho muestras por chip (8x sobre muestreo) . El convertidor de analógico en digital 104 realiza una "conversión fija" que permite al convertidor de analógico en digital 104 producir la señal de espectro extendido muestreada en una segunda frecuencia portadora intermedia menor que la velocidad de muestreo. Idealmente, la segunda frecuencia portadora de frecuencia intermedia es igual a aproximadamente 1/4 de la frecuencia de muestreo (FS/4) . Convertir la señal digital de entrada en Fs/4 proporciona varias ventajas, tales como 1) permitir el uso de un filtro acoplado de corriente alterna 115 (o "bloque de corriente directa") para eliminar el desplazamiento de corriente directa introducido por el sintonizador de radio frecuencia 102, el convertidor de analógico en digital 104, y el circuito de control de ganancia automática 106; 2) permitir el uso de correlacionadores de paso de banda de implementación eficiente, como se describe más adelante; y 3) permitir la extracción de componentes en fase y de cuadratura a través de un proceso de desintercalamiento. El sintonizador digital 102 puede convertir la señal digital en cualquier otra frecuencia fraccionaria de la frecuencia de muestreo, a condición de que el extremo superior de la anchura de banda de la señal digital permanezca debajo de Fs/2 y el extremo inferior de la anchura de banda permanezca lo suficientemente alta para permitir que el filtro acoplado de corriente alterna 115 remueva el desplazamiento de corriente directa no deseado. El convertidor de analógico en digital 104 proporciona su salida digital a un circuito de control de ganancia automática 106, que mantiene la amplitud de la señal digital dentro de un rango adecuado, y a un bloque de estimación de energía 108, que calcula la energía total de la señal digital. La salida del bloque de estimación de energía 108 es usado por el receptor 52 para evaluar si un paquete ha sido recibido, como se discutió anteriormente, y para proporcionar información a un algoritmo de control de ganancia automática realizada por el procesador. La señal digital, centrada en Fs/4, se proporciona a un banco de ochenta y cuatro correlacionadores primarios 114, algunos de los cuales se usan en cada una de las tres etapas (o "modos") de la operación del receptor: búsqueda/calificación, adquisición, y desmodulación. Cada uno de los correlacionadores primarios 114 compara la señal digital entrante contra una fase de código particular de la secuencia de pseudo ruido, de la cual es proporcionada una copia al correlacionador primario 114 por un generador de secuencia de pseudo ruido 116. Como se describe en mayor detalle más adelante, el correlacionador primario 114 correlaciona a la señal entrante con la copia multiplicando las dos señales para formar una señal producto. Si las fases del código están alineadas, la señal del producto es una señal de corriente directa que tiene un valor de "l". Cada correlacionador primario 114 integra su señal de producto sobre el período de símbolo para formar una salida de correlación, la cual generalmente tendrá una alta magnitud relativa al ruido si las señales se alinean y una magnitud baja en relación con el ruido de otro modo. Una implementación eficiente de una estructura de correlacionador de paso de banda se describe en detalle más adelante . La señal digital, centrada en Fs/4, también se proporciona a cuatro correlacionadores auxiliares 118, los cuales se usan para verificar las detecciones de señal potenciales ("desconexiones") producidas durante el modo de búsqueda/calificación, para afinar el receptor a la frecuencia de la señal de entrada durante el modo de adquisición. Cada uno de los correlacionadores auxiliares 118 deberá ser capaz de recibir una copia de la secuencia de pseudo ruido en cualquiera de las fases de código y deberá ser individualmente sintonizable sobre el rango de frecuencias deseado discutido más adelante. Los correlacionadores auxiliares 118 pueden usar la implementación eficiente de la estructura de correlacionador de paso de banda descrita más adelante. Un bloque de procesamiento de post-correlacionador 120 continuamente supervisa las salidas de los correlacionadores primarios 114 e identifica picos de correlación, cada uno de los cuales indica que la fase de código de la secuencia de pseudo ruido en uno de los correlacionadores primarios 114 puede haber coincidido con la señal de entrada durante un período de símbolo. Durante el modo de búsqueda/calificación, el bloque de procesamiento 120 produce una señal de desconexión que indica cuando una salida de correlación puede indicar una desconexión de señal. El bloque de procesamiento 120 también incluye una serie de comparadores los cuales, durante el modo de desmodulación, jerarquizan las salidas de correlación durante cada período de símbolo de acuerdo con la magnitud. Esta información es usada por el procesador para desmodular los datos entrantes. Un bloque de lógica de control de correlacionador 122 controla la operación de los correlacionadores durante los tres modos de operación. El bloque de lógica de control 122 incluye una máquina de estado que escalona a través de los tres modos de operación y circuitos digitales que suministran señales de control a cada uno de los correlacionadores 114 y 118, de acuerdo con instrucciones del procesador (no mostrado en la Figura 6) . Una interfase de procesador 124 permite que el bloque de procesamiento de post- correlacionador 120 y el bloque de lógica de control 122 proporcionen información al procesador y permite al procesador proporcionar instrucciones al bloque de lógica de control del correlacionador 122. Durante el modo de búsqueda/calificación, el receptor 52 debe detectar y reconocer señales de espectro extendido de secuencia directa potenciales que existen en la red inalámbrica. Durante el modo de adquisición, el receptor 52 debe alinear a la fase de transmisión y la frecuencia de la señal de entrada. Durante la desmodulación, el receptor 52 debe determinar si él es el receptor propuesto de la señal de entrada y, si lo es, desmodular con precisión los datos digitales contenidos en la señal . Como se comentó anteriormente, las señales de espectro extendido de secuencia directa transmitidas en la red inalámbrica pueden consistir en una onda portadora en la banda ISM multiplicada por una secuencia de pseudo ruido de 63 chips. Para adquirir una de estas señales durante el modo de búsqueda y calificación, el receptor 52 debe correlacionar la señal recibida con una copia local de la secuencia de pseudo ruido que está casi perfectamente alineada con la fase de código de la secuencia de pseudo ruido original. Sin embargo, a niveles de señales detectables mínimos el receptor 52 típicamente no puede reconocer que una señal está presente hasta después de que se ha presentado la alineación de la fase de código. Por lo tanto, el proceso de alineación debe proceder por ensayo y error . Complicando adicionalmente el proceso de búsqueda están los errores potenciales en la frecuencia portadora generada por el transmisor o por la frecuencia de sintonización del receptor. En una red inalámbrica típica el error del portador potencial puede ser mayor que ± 50 kilohertz, de modo que el receptor puede necesitar buscar sobre un rango de frecuencia mayor de 100 kilohertz centrado en la frecuencia portadora nominal. En general, el receptor puede detectar señales solamente buscando una área definida por la longitud de la secuencia de pseudo ruido y la incertidumbre de la portadora mediante ensayo y error, y debe hacerlo dentro de un tiempo definido por el preámbulo del paquete, dejando suficiente tiempo de preámbulo para alinearse con la fase de transmisión de la señal de entrada . Típicamente, cada correlacionador especial primario 114 responderá con una pérdida de sensibilidad máxima de cuatro decibeles a cualquier señal dentro de ± 3/8 chips y ± 5 kilohertz en sus fijaciones de fase de código y de frecuencia. La medición de la respuesta del correlacionador estará disponible una vez por período de símbolo, como se describe en más detalle más adelante. Por lo tanto, cada, correlacionador primario 114 puede buscar una área de 3/4 chips y 10 kilohertz durante un período de símbolo. Para asegurar que el rango entero de 63 chips es buscado durante cada período de símbolo y que el rango entero de código/frecuencia es buscado en un tiempo razonable, se requieren ochenta y cuatro correlacionadores primarios 114 [(63 chips) - (3/4 chips por correlacionador) = 84 correlacionadores] , cada uno sintonizado a una de las ochenta y cuatro fases de búsqueda separadas por 3/4 chips. El bloque de lógica de control 122 de correlacionadores automatiza el proceso de búsqueda. La lógica de control 122 inicializa cada uno de los correlacionadores primarios 114 a la correspondiente de las ochenta y cuatro fases de búsqueda de 3/4 chips posibles de la secuencia de pseudo ruido y a la frecuencia portadora nominal, como lo ordena el procesador. Cada uno de los correlacionadores primarios 114 incluye elementos de ajuste de frecuencia, como se describe más adelante. Cada correlacionador primario 114 correlaciona la fase de búsqueda correspondiente de la secuencia de pseudo ruido contra la señal digital de entrada para un período de símbolo, vacía su salida de correlación, e inmediatamente comienza a correlacionar de nuevo contra la Señal digital sobre el siguiente período de símbolo. La frecuencia de búsqueda de correlacionador primario 114 se aumenta por 10 kilohertz al final de cada período de símbolo hasta que alcanza el extremo superior del rango de incertidumbre de portadora y luego disminuye en 10 kilohertz por período de símbolo hasta que se alcanza el extremo inferior del rango, y así sucesivamente, hasta que se adquiere una señal. El bloque de procesamiento post-correlacionador 120 monitorea las salidas de correlación al final de cada período de símbolo y genera una señal de desconexión si alguna de las salidas de correlación es suficientemente alta. El bloque de procesamiento 120 no genera una señal de desconexión a menos que una de las salidas de correlación, normalizada a la salida del bloque estimador de energía 108, exceda un umbral previamente determinado. Este umbral depende de las características de la red en la cual se usa el receptor 52, y se deben tomar en cuenta factores tales como el nivel mínimo de señal detectable y la velocidad de desconexión falsa. Cuando el bloque de lógica de control de correlacionador 122 recibe una señal de desconexión, ordena a uno de los correlacionadores auxiliares 118 calificar la desconexión mientras que los correlacionadores primarios 114 continúan buscando. La lógica de control 122 fija el correlacionador auxiliar asignado a la frecuencia a la cual ocurrió la desconexión e instruye al generador de secuencia de pseudo ruido para proporcionar el correlacionador al correlacionador auxiliar 118 una copia de la secuencia de pseudo ruido en la fase de búsqueda asociada con la desconexión. Para calificar la desconexión, el correlacionador auxiliar correlaciona la señal digital de entrada contra la secuencia de pseudo ruido a una fase de búsqueda seleccionada sobre períodos de símbolo sucesivos. La correlación sobre un período de símbolo dado es un "éxito" si la salida de correlación del correlacionador auxiliar 118, normalizado a la salida del bloque estimador de energía 108, excede un umbral predeterminado. La desconexión se califica después de tres períodos de símbolos de éxito consecutivo. Por otro lado, el correlacionador auxiliar 118 baja la desconexión y termina la calificación después de tres períodos de correlación sin éxito consecutivos o después de que han pasado doce períodos de símbolos sin calificación. Si no están disponibles correlacionadores auxiliares 118 cuando se presenta una señal de desconexión (es decir, si los cuatro correlacionadores auxiliares 118 están ocupados calificando desconexiones) , el receptor pone en cola la desconexión. Cuando se califica una señal de desconexión, los correlacionadores primarios 114 dejan de buscar y el receptor 52 introduce el modo de adquisición. El modo de adquisición consiste en dos fases: búsqueda de código detallado y búsqueda de frecuencia detallada. Durante la búsqueda de código detallado, el receptor 52 fija cada correlacionador primario 114 a la frecuencia de la desconexión calificada y fija cada uno de los primeros dieciséis correlacionadores primarios 114 en dieciséis fases consecutivas de la secuencia de pseudo ruido separadas por una muestra. El octavo correlacionador se correlaciona contra la fase de búsqueda de la desconexión calificada; los siete correlacionadores precedentes se correlacionan contra las siete fases, cada una separada por una muestra, inmediatamente precedente de la fase de búsqueda de la desconexión calificada; y los ocho correlacionadores siguientes se correlacionan contra las ocho fases, cada una separada por una muestra, inmediatamente enseguida de la fase de búsqueda de la desconexión calificada. Los dieciséis correlacionadores recolectan datos de un período de símbolo, correlacionando cada correlacionador la compensación de período de una muestra detrás del período de correlación del correlacionador precedente. Las salidas de los dieciséis correlacionadores sufren una correlación de código detallado especial contra una relación ideal entre el error de fase de código y la respuesta del correlacionador. Esta correlación especial indica cuál compensación de la fase de código de la desconexión calificada se correlaciona más cercanamente a la respuesta ideal, lo cual se considera sobre un rango de ± 4 muestras de la alineación de código perfecta. Una respuesta ideal normalizada (R) en cada compensación de muestra se representa por la siguiente ecuación: en donde i es la compensación en muestras y -4 = i = 4. La correlación (C) de cada compensación de muestra contra la respuesta ideal se determina por la siguiente ecuación: Cj = S R¡ -0i+j+7, en donde 0¿ es la salida del kés?mo correlacionador (0 = k < 16) , en donde i y j representan el desplazamiento en muestra (-4 = i,j = 4) . Para j = -4 e i = -4, "i + j" es menor que cero, de manera que no se considera el valor de correlación especial en estos valores de desplazamiento. La fase de código mejor ajustada es la que tiene el valor de correlación correspondiente (Cj) más grande ("fase de código cero" o "fase de datos cero") . El receptor 52 continúa calificando cualquier desconexión de búsqueda importante durante la búsqueda de código detallado pero termina la calificación de desconexión cuando la etapa de búsqueda de código detallado es exitosa. En la fase de búsqueda de frecuencia detallada, que comienza después de que la búsqueda de código detallado tiene éxito, los cuatro correlacionadores auxiliares 118 se usan para encontrar el pico de la respuesta de frecuencia a la señal de entrada. Cada uno de los correlacionadores auxiliares 118 se fija a al fase de código 0, como se determina en la fase de búsqueda de código detallado, y a una de las varias frecuencias cerca de la frecuencia de desconexión calificada. Cada correlacionador auxiliar 118 proporciona entonces una salida que representa un punto en la curva de respuesta de frecuencia, el pico de la cual representa la frecuencia de señal y se puede calcular mediante el procesador. El receptor 52 también incorpora el rechazo de pico falso para asegurar que no pierde paquetes de datos válidos después de detectar y calificar picos "falsos" que se pueden presentar en las fases de código y/o frecuencias distintas de las fases reales y las frecuencias de las verdaderas señales. El procesador reconocerá un pico falso cuando la proporción de señal a ruido (S/N) de la señal de desconexión no mejora más allá de -13 decibeles durante las fases de búsqueda de código detallado y búsqueda de frecuencia detallada. Para rechazar picos falsos y para evitar desconexiones subsecuentes en picos falsos de la misma señal, el procesador baja cualquier señal para la cual la proporción S/N no ha mejorado por 12 decibelee después de las fases de búsqueda de código detallado y búsqueda de frecuencia detallada y fija el umbral de desconexión 6 decibeles más alto que el normal durante el proceso de búsqueda subsecuente. Aumentar el umbral de esta manera deberá permitir que el receptor 52 detecte el pico verdadero de una señal fuerte mientras ignora los picos falsos. Cuando las fases de búsqueda de código detallado y frecuencia detallada se completan, el receptor 52 comienza a observar la palabra de sincronización. Debido a que la palabra de sincronización se codifica con modulación 2-CCSK, como se describe anteriormente, la lógica de control de correlacionador 122^ asigna solamente dos correlacionadores primarios 114 para monitorear la señal de entrada para la palabra de sincronización. Estos dos correlacionadores asignados son el correlacionador asociado con la fase de código cero, como se determina en la fase de búsqueda de código detallado, y el correlacionador que inmediatamente lo sigue. Los dos correlacionadores correlacionan entonces la señal de entrada contra la fase de código correspondiente sobre el mismo período de correlación. Las salida de correlación de los dos correlacionadores se proporciona al procesador, el cual asigna cada símbolo en la palabra de sincronización un valor suave S¡ de acuerdo con la ecuación: Si = (A¡ - B¡) / (A¡ + B¡) , en donde Aj y Bj representan las salidas de correlación de los dos correlacionadores en cada período de símbolo. El procesador almacena hasta trece valores suaves y, después de cada período de símbolo, forma una suma de correlación (C) de acuerdo con la ecuación: C = S S¡ • ßj, en donde la suma corre desde 1 = 0 hasta 12 y donde ß¡ representa el valor real del iés? ° t>it de la palabra de sincronización, con niveles lógicos de ± 1. La señal se declara sincronizada cuando la suma de correlación es mayor que algún umbral predeterminado . Durante el modo de desmodulación, dieciséis de los correlacionadores primarios 114 correlacionan la señal digital entrante con dieciséis diferentes fases de código que definen el alfabeto de símbolo de 16-CCSK, correspondiendo el primer correlacionador a la fase de código cero, como se determina durante la fase de búsqueda de código detallado, y los siguientes correlacionadores sucesivamente corresponden a las otras quince fases de código. Los dieciséis correlacionadores usan el mismo período de correlación en el modo de desmodulación. Al final de cada período de símbolo, el bloque procesador post-correlacionador 120 determina cuáles correlacionadores tienen las salidas de correlación más altas. El procesador asigna un valor de símbolo al período de símbolo basado en cuál correlacionador produce la salida de correlación más alta. El procesador se puede programar de manera que no asigne un valor de símbolo (es decir, emite una "borradura") si la proporción de la salida de correlación más alta con la segunda salida de correlación más alta no excede algún umbral previamente determinado. Durante la desmodulación, el receptor también rastrea la fase de código de la señal de entrada. El rastreo de la fase de código asegura que el receptor no pierda alineación con la señal como resultado de una desviación de reloj que pueda afectar la salida del generador de secuencia de pseudo ruido 116. Para rastrear la fase de código, la lógica de control de correlacionador 122 asigna treinta y dos correlacionadores primarios adicionales 114, la mitad de los cuales proporciona valores de correlación "adelantados" y la otra mitad proporciona valores de correlación "atrasados". Cada correlacionador "adelantado" se fija a una fase de código que está entre una y cuatro muestras adelante de la fase de código asociada con uno de los correlacionadores de desmodulación principales (correlacionadores "en fase") comentados anteriormente. , Cada correlacionador "atrasado" se fija a una fase de código que está entre una y cuatro muestras detrás de la fase de código asociada con uno de los correlacionadores en fase. El receptor 52 usa las salidas de correlación de los correlacionadores adelantado y atrasado asociados con el correlacionador en fase que se alinean a la señal de entrada durante cada período de símbolo para calcular un error de fase de código (R) , de acuerdo con la ecuación: R = (E - L) / O, en donde E y L son las salidas de los correlacionadores adelantado (Early) y atrasado (Late) y O es la salida del correlacionador en fase (On-phase) . El error de fase de código se puede usar para actualizar la velocidad de cronometraje del generador de secuencia de pseudo ruido 116 cuando el error, por ejemplo, es mayor de 1/16 chip. Haciendo referencia también a las Figuras 7A y 7B, el receptor comienza la operación después del arranque inicializando el circuito de control de ganancia automático (paso 300) . El receptor entra al modo de búsqueda (paso 302) y busca continuamente una señal de espectro extendido de secuencia directa, monitoreando constantemente y ajustando el circuito de control de ganancia automática (paso 304) , hasta que se presenta una señal de desconexión (paso 306) . Cuando se presenta una señal de desconexión, el receptor determina si todos los correlacionadores auxiliares están ocupados (paso 308) . Si es así, el receptor pone en la cola a la señal de desconexión (paso 310) y continúa buscando (paso 302) ; de otro modo, el receptor asigna un correlacionador auxiliar para calificar la desconexión (paso 312) . El receptor entonces monitorea el proceso de calificación para determinar si la señal de desconexión se califica o rechaza dentro del período de tiempo asignado (pasos 314 y 318) . Si no se presenta calificación ni rechazo en doce períodos de símbolos, el receptor aborta el proceso de calificación para esa señal de desconexión (paso 316) y continúa buscando señales de espectro extendido de secuencia directa (paso 302) . El receptor también continúa buscando si la señal de desconexión se descalifica (paso 318) . Si, por otro lado, el correlacionador auxiliar califica la señal de desconexión, el receptor introduce el modo de adquisición. En el modo de adquisición, el receptor primero asigna varios correlacionadores primarios para llevar a cabo búsqueda de código detallado (paso 320) . El receptor monitorea entonces los correlacionadores asignados para determinar si la fase de código se adquiere con éxito (paso 322) . Si no, el receptor regresa al modo de búsqueda y reanuda su búsqueda para señales de espectro extendido de secuencia directa (paso 302) ; de otro modo, el receptor instruye a los correlacionadores auxiliares para introducir la fase de búsqueda de frecuencia detallada (paso 324) . El receptor monitorea entonces los cuatro correlacionadores generales para determinar si la búsqueda de frecuencia detallada conduce a la adquisición exitosa del desplazamiento de frecuencia (paso 326) . Si no, el receptor regresa al modo de búsqueda y reanuda la búsqueda (paso 302) ; de otro modo, el receptor prepara la detección de la palabra de sincronización (paso 328) . Si la palabra de sincronización esperada no se detecta dentro del límite de tiempo apropiado, el proceso de detección de la palabra de sincronización se agota (paso 330) y se aborta (paso 316) , y el receptor de nuevo comienza a buscar señales de espectro extendido de secuencia directa (paso 302) . Si se detecta la palabra de sincronización, el receptor introduce el modo de desmodulación (paso 332) . En el modo de desmodulación, el receptor continuamente rastrea la fase de código de la señal de datos de entrada para evitar desplazamiento en la alineación (paso 334) . Si se presentan demasiadas borraduras durante la desmodulación (paso 333) , el proceso de desmodulación se aborta (paso 316) y el receptor de nuevo busca señales de espectro extendido de secuencia directa (paso 302) . De otro modo, el receptor continúa desmodulando datos hasta el final del paquete transmitido (paso 336) . Cuando se alcanza el final del paquete, el receptor deja el modo de desmodulación, vuelve a introducir el modo de búsqueda, y de nuevo comienza a buscar señales de espectro extendido de secuencia directa (paso 302) . Haciendo referencia ahora a la Figura 8A, cada correlacionador de paso de banda (primario y auxiliar) en el receptor puede utilizar una estructura de correlacionador de implementación eficiente (IE) 130. Como se discutió anteriormente, la señal digital de entrada 131 deberá introducir el correlacionador a una frecuencia portadora igual a aproximadamente un cuarto de la velocidad de muestreo digital (Fs/4) . La estructura de correlacionador de implementación eficiente proporciona procesamiento de cuadratura aproximado y ajuste de frecuencia en un bloque unificado que requiere pocos componentes y baratos. La estructura incluye un multiplicador digital 132 seguido por un ciclo de acumulación 134 que tiene un sumador primario 136 y dos elementos de retardo 138 y 140, los cuales pueden ser registros de retardo de una sola muestra. La salida 141 del segundo registro de retardo 140 vuelve a alimentar al sumador primario 136 y se substrae de la salida del producto 135 del multiplicador 132. La salida 139 del primer registro de retardo 138 alimenta directamente en el segundo registro de retardo 140. La salida 139 también se puede proporcionar a un elemento de ajuste de frecuencia 145 que permite que el procesador ajuste la frecuencia resonante del ciclo de acumulación 134. Dentro del elemento de ajuste de frecuencia 145, la salida 139 del primer registro de retardo 138 es escalada por un elemento de escalado 144, se vuelve a alimentar a un sumador secundario 142 y se añade a la salida 137 del sumador primario 136. La estructura de correlacionador 130 se puede implementar en componentes estándares, inmediatos, pero es particularmente adecuado para la implementación en un circuito integrado especialmente de la aplicación (ASIC) . En operación, la señal digital entrante 131 y una copia local de la secuencia de pseudo ruido 133 se proporcionan como entradas al multiplicador 132. Si los dos están en alineación de fase de código, el producto de código siempre iguala "l" y la salida 135 del multiplicador es simplemente la onda portadora Fs/4. Debido a que el retraso de ciclo es de dos muestras, la salida 141 del segundo registro de retraso 140 está aproximadamente 180° fuera de fase con la salida del multiplicador" 135 y por lo tanto refuerza la salida del multiplicador 135 en el sumador primario 136 durante la operación de sustracción. La entrada 143 y la salida 149 del primer registro de retraso 138 difieren por un tiempo de una muestra y por lo tanto están aproximadamente 90° fuera de fase, de manera que se pueden tomar como componentes dentro de fase y cuadratura, respectivamente, de la onda portadora de Fs/4. Al final del tiempo de acumulación (un período de correlación) , se toman las salidas en-fase y de cuadratura y los registros de retraso 138 y 140 se fijan en cero para reinicializar el ciclo de acumulación 134. La salida final 151 es la suma de los cuadrados de los componentes en fase y de cuadratura al final de cada período de correlación, como se proporciona mediante los circuitos de cuadratura de la onda 146 y 148 y el sumador 150. En vez de un registro de una sola muestra, el registro 140 puede retrasar la salida 139 por múltiples muestras, de manera que el desplazamiento de fase entre la salida 135 y la salida 141 es un múltiplo de 180 grados. Por ejemplo, un retraso de tres muestras en el registro 140 deja a la salida 141, 360° fuera de fase con la salida del producto 135. En este caso, el sumador primario 136 añadirá la salida 141 a la salida del producto 135 para formar una salida de acumulación. El elemento de ajuste de frecuencia 145 incluye un elemento de escala 144, el factor de escala (K) del cual es variable para permitir el ajuste de frecuencia dentro del ciclo de acumulación del correlacionador 134. El factor de escala K tiene un valor igual a 2. coseno (Og) , en donde Og representa 2tr veces la proporción de la frecuencia resonante deseada del ciclo de acumulación 134 a la velocidad de muestreo (Fs) del convertidor de analógico en digital 104 (el valor absoluto de K típicamente será mucho menor que uno) . El valor del factor de escalamiento se puede seleccionar por el procesador y almacenar en un elemento de almacenamiento programable 144b tal como un registro. Un elemento de multiplicación 144a aplica el factor de escalamiento a la salida 139 del primer registro de retraso 138 y la señal resultante es añadido por un sumador secundario 142 a la salida 137 del sumador primario 136. Cuando el factor de escalamiento tiene un valor de cero, el sumador secundario 142 no tiene efecto sobre la estructura del correlacionador. Sin embargo, cuando el factor de escalamiento está ligeramente por encima o por debajo de cero, el retraso efectivo en el ciclo de acumulación 134 es ligeramente mayor que o menor que dos muestras, de manera que la respuesta de ciclo se centra en la frecuencia ligeramente por debajo o ligeramente por encima de Fs/4. Ya que el retraso entre la salida 139 del elemento de retraso 138 y la salida 141 del elemento de retraso 140 siempre permanece en una muestra, el ajuste del factor de escalamiento a un valor distinto de cero introduce un pequeño error de cuadratura a desviaciones de frecuencia de Fs/4. A desviaciones de frecuencia pequeñas, el error de cuadratura es insignificante. Haciendo referencia a la Figura 8B, el elemento de corrección de error de cuadratura 160 se puede añadir a la estructura de correlacionador 130 para eliminar el error de cuadratura introducido por el elemento de escalamiento 144. El elemento de corrección 160 incluye dos elementos de multiplicación 162 y 164, los cuales multiplican la salida 139 del ciclo de acumulación 134 con señales iguales a coseno (O0) y seno(Og). La salida 165 del elemento de multiplicación 164 representa el componente de cuadratura corregido de la salida de acumulación y se proporciona al circuito de cuadratura de la onda 148. El sumador 166 produce el componente corregido en fase de la salida de acumulación sustrayendo la salida 163 del elemento de multiplicación 162 de la salida 143 del sumador secundario 142. El componente en fase corregido se proporciona al circuito de cuadratura de la onda 146. Haciendo referencia también a la Figura 9 , cuando una secuencia de pseudo ruido binaria sirve como señal de extensión, el multiplicador digital 132 puede ser un invertidor de signo simple realizado, por ejemplo, como un multiplexor digital 155 que recibe la señal digital de entrada 131 y una versión invertida 13l' de esta señal como entradas y que tiene una copia local de la secuencia de pseudo ruido 133 en su señal de control. La señal no invertida 131' se selecciona por el multiplexor 155 cuando la secuencia de pseudo ruido 133 es alta, y la señal invertida 131' se selecciona cuando la secuencia de pseudo ruido 133 es baja. Cuando la señal de entrada 131 y la secuencia de pseudo ruido 133 se alinean, la secuencia de pseudo ruido cancela la señal de extensión de la señal de entrada 131 y solamente la onda portadora Fs/4 sale del multiplexor 155. Otras modalidades están dentro del alcance de las siguientes reivindicaciones.

Claims

REIVINDICACIONES

1. Un aparato para su uso para procesar una señal de espectro extendido muestreado a una velocidad de muestreo seleccionada, comprendiendo el aparato: un elemento de desextensión configurado para recibir y desextender la señal muestreada a una frecuencia central menor que la velocidad de muestreo y mayor que cero; un elemento de acumulación configurado para recibir y acumular la señal de desextensión a la frecuencia central ; y un elemento de ajuste de frecuencia configurado para ajustar el elemento de acumulación para tener una frecuencia de resonancia aproximadamente igual a la frecuencia central .

2. El aparato de la reivindicación 1, en donde el elemento de ajuste de frecuencia se configura para introducir un error de cuadratura en una salida del elemento de acumulación.

3. El aparato de la reivindicación 2, que además incluye un elemento de corrección de error configurado para corregir el error de cuadratura después de que la frecuencia resonante del elemento de acumulación sea ajustado.

4. El aparato de la reivindicación 1, en donde el elemento de ajuste de frecuencia incluye un elemento de suma configurado para combinar una salida de acumulación del elemento de acumulación con una versión de fase desplazada de la salida de acumulación.

5. El aparato de la reivindicación 4 en donde el elemento de suma se configura para combinar la salida de acumulación con una versión de fase desplazada 90 grados aproximadamente de la salida de acumulación.

6. El aparato de la reivindicación 4, en donde el elemento de ajuste de frecuencia también incluye un elemento de escalamiento configurado para escalar la versión de fase desfasada de la salida de acumulación antes de que se combine con la salida de acumulación.

7. Un aparato para su uso para procesar una señal de espectro extendido muestreado a una velocidad de muestreo seleccionada y sintonizada a una frecuencia central menor que la velocidad de muestreo y mayor que cero, comprendiendo el aparato: un elemento de multiplicación configurado para multiplicar la señal de espectro extendido muestreada contra una señal de referencia para producir una salida de producto correspondiente ; un elemento de acumulación configurado para producir una salida de acumulación combinando la salida de producto con una versión de fase desfasada de la salida de acumulación; y un elemento de ajuste de frecuencia configurado para ajustar el elemento de acumulación para tener una frecuencia resonante aproximadamente igual a la frecuencia central .

8. El aparato de la reivindicación 7, en donde el elemento de ajuste de frecuencia incluye un elemento de suma configurado para combinar la salida de acumulación con una versión de fase desplazada aproximadamente 90 grados de la salida de acumulación.

9. El aparato de la reivindicación 8, en donde el elemento de ajuste de frecuencia también incluye un elemento de escalamiento configurado para escalar la versión de fase desplazada 90 grados de la salida de acumulación antes de combinarla con la salida de acumulación.

10. El aparato de la reivindicación 7, que además incluye un elemento de corrección de error configurado para corregir el error de cuadratura introducido en la salida de acumulación por el elemento de ajuste de frecuencia.

11. El aparato de la reivindicación 10, en donde el elemento de corrección de error incluye un elemento de escalamiento configurado para escalar una versión de fase desplazada aproximadamente 90 grados de la salida de acumulación para producir una salida de cuadratura escalada.

12. El aparato de la reivindicación 11, en donde el elemento de corrección de error también incluye un elemento de suma configurado para combinar la salida de cuadratura escalada con una salida de fase adentro.

13. Un método para su uso en procesar una señal de espectro extendido muestreado a una velocidad de muestreo seleccionada, comprendiendo el método: desextender la señal muestreada a una frecuencia central menor que la velocidad de centro y mayor que cero; usar un elemento de acumulación para acumular la señal desextendida a la frecuencia central; y ajustar el elemento de acumulación para tener una frecuencia resonante aproximadamente igual a la frecuencia central .

14. El método de la reivindicación 13, en donde el ajuste del elemento de acumulación incluye introducir un error de cuadratura en una salida del elemento de acumulación.

15. El método de la reivindicación 14, que además incluye corregir el error de cuadratura después de que se ha ajustado la frecuencia resonante del elemento de acumulación.

16. El método de la reivindicación 13, en donde el ajuste del elemento de acumulación incluye combinar una salida de acumulación del elemento de acumulación con una versión de fase desplazada de la salida de acumulación.

17. El método de la reivindicación 16, en donde la salida de acumulación se combina con una versión de fase desplazada aproximadamente 90 grados de la salida de acumulación .

18. El método de la reivindicación 16, en donde el ajuste del elemento de acumulación también incluye escalar la versión de fase desplazada de la salida de acumulación antes de que se combine con la salida de acumulación.

19. Un método para su uso para procesar una señal de espectro extendido muestreada a una velocidad de muestreo seleccionada y sintonizada a una frecuencia central menor que la velocidad de muestreo y mayor que cero, comprendiendo el método: multiplicar la señal de espectro extendido uestreada contra una señal de referencia para producir una salida de producto correspondiente; producir una salida de acumulación combinando la salida del producto con una versión de fase desplazada de la salida de acumulación en un acumulador; y ajustar el acumulador para tener una frecuencia resonante aproximadamente igual a la frecuencia central .

20. El método de la reivindicación 19, en donde el ajuste del acumulador incluye combinar la salida de acumulación con una versión de fase desplazada aproximadamente 90 grados de la salida de acumulación.

21. El método de la reivindicación 20, que además incluye escalar la versión de fase desplazada 90 grados de la salida de acumulación antes de combinarla con la salida de acumulación.

22. El método de la reivindicación 19, que además incluye corregir el error de cuadratura introducido en la salida de acumulación.

23. El método de la reivindicación 22, en donde corregir el error de cuadratura incluye escalar una versión de fase desplazada aproximadamente 90 grados de la salida de acumulación para producir una salida de cuadratura escalada.

24. El método de la reivindicación 23, en donde corregir el error de cuadratura también incluye combinar la salida de cuadratura escalada con una salida de fase adentro.