LU101546A1 - Silicon-based assembly substrate with high heat dissipation, manufacturing process and structure of the assembly with high heat dissipation - Google Patents
Silicon-based assembly substrate with high heat dissipation, manufacturing process and structure of the assembly with high heat dissipation Download PDFInfo
- Publication number
- LU101546A1 LU101546A1 LU101546A LU101546A LU101546A1 LU 101546 A1 LU101546 A1 LU 101546A1 LU 101546 A LU101546 A LU 101546A LU 101546 A LU101546 A LU 101546A LU 101546 A1 LU101546 A1 LU 101546A1
- Authority
- LU
- Luxembourg
- Prior art keywords
- silicon
- substrate
- vertical
- heat dissipation
- high heat
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 132
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 129
- 239000010703 silicon Substances 0.000 title claims abstract description 129
- 239000000758 substrate Substances 0.000 title claims abstract description 106
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000010292 electrical insulation Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 238000005476 soldering Methods 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 2
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 claims 6
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 7
- 238000012856 packing Methods 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 238000004088 simulation Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- CEOCDNVZRAIOQZ-UHFFFAOYSA-N pentachlorobenzene Chemical compound ClC1=CC(Cl)=C(Cl)C(Cl)=C1Cl CEOCDNVZRAIOQZ-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/094—Feed-through, via
- B81B2207/096—Feed-through, via through the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Die Erfindung schafft ein Gehäusesubstrat auf Siliziumbasis mit hoher Wärmeableitung, das ein Siliziumsubstrat umfasst, und mehrere vertikale Durchgangslöcher, die in Längsrichtung auf dem Siliziumsubstrat angeordnet sind. Das vertikale Durchgangsloch durchdringt die obere und untere Oberfläche des Siliziumsubstrats, und die leitende Durchkontaktierung ist in dem vertikalen Durchgangsloch angeordnet. Beide Enden der leitenden und wärmeleitenden Säule liegen auf der oberen und unteren Oberfläche des Siliziumsubstrats frei. Eine elektrische Isolationsschicht ist auf der äußeren Seitenwand der leitenden und wärmeleitenden Säule angeordnet, und der Durchmesser des vertikalen Durchgangslochs liegt im Bereich von 50 bis 200p,. Das Gehäusesubstrat auf Siliziumbasis mit hoher Wärmeableitung, das durch die Erfindung bereitgestellt wird, weist die Vorteile eines hohen Integrationsgrades des Wärmeableitungsmoduls, einer geringen Größe und niedriger Kosten auf. Dies erleichtert die Anwendung der Packungsstruktur. Darüber hinaus stellt die vorliegende Erfindung auch ein Verfahren zur Herstellung derselben und eine darauf basierende Gehäusestruktur bereit.The invention provides a silicon-based package substrate with high heat dissipation, which comprises a silicon substrate and a plurality of vertical through-holes which are arranged in the longitudinal direction on the silicon substrate. The vertical through hole penetrates the upper and lower surfaces of the silicon substrate, and the conductive via is disposed in the vertical through hole. Both ends of the conductive and thermally conductive pillars are exposed on the upper and lower surfaces of the silicon substrate. An electrical insulation layer is arranged on the outer side wall of the conductive and thermally conductive pillar, and the diameter of the vertical through hole is in the range of 50 to 200p. The high heat dissipation silicon-based package substrate provided by the invention has the advantages of a high degree of integration of the heat dissipation module, small size, and low cost. This facilitates the application of the packing structure. In addition, the present invention also provides a method of manufacturing the same and a housing structure based thereon.
Description
| LU101546 Bedienungsanleitung Baugruppensubstrat auf Siliziumbasis mit hoher Wärmeabgabe, Herstellungsverfahren und Struktur der Baugruppe mit hoher Wärmeabgabe Technisches Gebiet Die Erfindung gehört zum Gebiet der Verpackungstechnologie und betrifft insbesondere ein Baugruppensubstrat auf Siliziumbasis mit hoher Wärmeabgabe, ein Herstellungsverfahren dafür und eine Baugruppenkonstruktion auf der Grundlage des Baugruppensubstrats auf Siliziumbasis mit hoher Wärmeabgabe.| LU101546 Instruction Manual High-heat dissipation silicon-based assembly substrate, manufacturing method and structure of the high-heat output assembly Technical Field The present invention is in the field of packaging technology, and more particularly relates to a silicon-based assembly substrate with high heat output, a manufacturing method therefor, and an assembly design based on the silicon-based assembly substrate with high heat emission.
Hintergrundtechnologie Da sich integrierte Schaltkreischips zu einem hohen Energieverbrauch und einer hohen Frequenz entwickeln, werden höhere Anforderungen an die Verpackungstechnologie gestellt.Background Technology As integrated circuit chips develop into high energy consumption and high frequency, higher demands are placed on packaging technology.
Die Gehäusestruktur erfordert nicht nur eine ausgezeichnete elektrische Leistung, sondern die Gehäusestruktur weist auch eine gute Wärmeableitungsleistung auf, um einen langzeitstabilen Betrieb des Chips sicherzustellen.The package structure not only requires excellent electrical performance, but the package structure also has good heat dissipation performance to ensure long-term stable operation of the chip.
Für das Packen des integrierten Schaltkreischips muss der integrierte Schaltkreischip mit dem Packungssubstrat verbunden werden, um eine elektrische Verbindung zwischen dem : Chip und der Außenwelt zu realisieren.For the packaging of the integrated circuit chip, the integrated circuit chip must be connected to the packaging substrate in order to realize an electrical connection between the chip and the outside world.
Das herkömmliche Baugruppensubstrat wird durch einen PCB-Prozess hergestellt, und die Wirmeableitungsleistung ist schlecht, und das elektrische Signal wird durch das interne Durchgangsloch der PCB-Platine stark beschädigt, was schwierig ist, die Anwendungsanforderungen des zukünftigen IC-Chips zu erfüllen.The conventional package substrate is made by a PCB process, and the heat dissipation performance is poor, and the electrical signal is badly damaged through the internal through hole of the PCB board, which is difficult to meet the application requirements of the future IC chip.
Um das Wärmeableitungsproblem der Gehäusestruktur zu lösen, werden der Chip und der Kühlkörper üblicherweise durch Löten verbunden, um einen Wärmeableitungskanal mit geringem Wärmewiderstand zu bilden.To solve the heat dissipation problem of the package structure, the chip and heat sink are usually connected by soldering to form a heat dissipation channel with low thermal resistance.
Die Größe der Wärmesenke auf der Basis des Metallsubstrats ist jedoch groß, es ist schwierig, sie auf dem Chip zu integrieren, und es ist schwierig, die verlustfreie Extraktion des schwachen HF-Signals zu realisieren, was dem Entwicklungstrend des IC-Chips widerspricht.However, the size of the heat sink based on the metal substrate is large, it is difficult to be integrated on the chip, and it is difficult to realize the lossless extraction of the weak RF signal, which is contrary to the development trend of the IC chip.
Zusätzlich erhöht der eingeführte Lötverbindungsprozess in gewissem Maße die Kosten der Gehäuseherstellung. 6In addition, the solder joining process introduced increases the cost of package manufacturing to some extent. 6th
Der herkömmliche integrierte Schaltungschip verwendet eine Leiterplatte als 101546 Gehäusesubstrat und ist auf der Leiterplatte verdrahtet und mit der Chiplötverbindung verbunden, um die Extraktion des elektrischen Signals zu realisieren. Die Wärmeleitfähigkeit der PCB-Folie beträgt jedoch nur 0,2 bis 0,8 W/m - K, was es schwierig macht, die vom integrierten Schaltungschip abgegebene Wirme abzuleiten, was zu Zuverlässigkeitsproblemen führen kann. Obwohl ein Metallkühlkörper in die Gehäusestruktur eingeführt werden kann, um das Wärmeableitungsproblem des integrierten Schaltkreischips zu lösen, wie beispielsweise ein Metallkupferkühlkörper mit einer Wärmeleitfähigkeit von 387,6 W/m : K, macht die herkömmliche Wärmeableitungsstruktur nicht nur die Größe des integrierten Schaltkreischips aus Es ist schwierig, die Herstellungskosten weiter zu verkleinern und zu erhöhen.The conventional integrated circuit chip uses a circuit board as the 101546 package substrate, and is wired on the circuit board and connected to the chip solder joint to realize the extraction of the electrical signal. However, the thermal conductivity of the PCB film is only 0.2-0.8 W / m - K, which makes it difficult to dissipate the heat given off by the integrated circuit chip, which can lead to reliability problems. Although a metal heat sink can be inserted into the package structure to solve the integrated circuit chip's heat dissipation problem, such as a metal copper heat sink with a thermal conductivity of 387.6 W / m: K, the traditional heat dissipation structure makes up not just the size of the integrated circuit chip it is difficult to further decrease and increase the manufacturing cost.
Gegenwärtig werden Siliziumwafer üblicherweise in Substraten für integrierte Schaltkreise und Halbleiterbauelemente verwendet und weisen gute Wärmeableitungseigenschaften auf. Obwohl das Wärmeableitungssubstrat des Gehäuses aus Siliziumwafer als Substrat besteht, ist es vorteilhaft für die schnelle Wärmeableitung, Miniaturisierung und Integration des Chips, was die Anwendungsanforderungen des integrierten Schaltkreischips in Zukunft erfüllen kann, aber es ist dringend erforderlich, eine hohe Wärmeableitung mit hoher Wärmeableitung und geringen Verlustcharakteristiken zu entwerfen. Auf Silizium basierende Packungssubstrate und darauf basierende Packungsstrukturen sowie die Entwicklung hochzuverldssiger, kostengünstiger Mikro-Nano-Herstellungsprozesse.At present, silicon wafers are commonly used in substrates for integrated circuits and semiconductor devices and have good heat dissipation properties. Although the heat dissipation substrate of the package is made of silicon wafer as the substrate, it is advantageous for the rapid heat dissipation, miniaturization and integration of the chip, which can meet the application requirements of the integrated circuit chip in the future, but it is imperative to have high heat dissipation with high heat dissipation and low Design loss characteristics. Silicon-based packaging substrates and packaging structures based on them as well as the development of highly reliable, cost-effective micro-nano manufacturing processes.
Daher ist es ein Ziel, das die relevante Industrie entwickeln muss, um die Mängel des obigen Standes der Technik zu entwickeln und zu verbessern. In Anbetracht dessen hat der Designer der vorliegenden Anwendung die Idee der Schaffung entwickelt, die mit langjähriger Erfahrung entworfen wurde, und es wurde untersucht und versucht, das Muster zu testen, und es wurden viele Korrekturen vorgenommen, um diese Anwendung einzuführen.Therefore, it is a goal that the relevant industry must develop in order to develop and improve the shortcomings of the above prior art. In view of this, the designer of the present application came up with the idea of creation, which was designed with years of experience, and studied and tried to test the pattern, and many fixes were made to introduce this application.
77th
Zusammenfassung der Erfindung LU101546 Es ist eine Aufgabe der vorliegenden Erfindung, eines oder mehrere der Probleme des Standes der Technik anzugehen. Die Erfindung stellt ein Gehäusesubstrat auf Siliziumbasis mit hoher Wärmeableitung bereit.Summary of the Invention LU101546 It is an object of the present invention to address one or more of the problems in the prior art. The invention provides a silicon-based package substrate with high heat dissipation.
Die Erfindung stellt ein Baugruppensubstrat auf Siliziumbasis mit hoher Wärmeableitung bereit, das ein Siliziumsubstrat umfasst.Das Siliziumsubstrat ist in Längsrichtung mit mehreren vertikalen Durchgangslôchern angeordnet, und die vertikalen Durchgangslöcher durchdringen die oberen und unteren Oberflächen des Siliziumsubstrats. Eine elektrisch leitende und wärmeleitende Säule ist in dem vertikalen Durchgangsloch angeordnet, und beide Enden der leitenden und wärmeleitenden Säule sind an der oberen und unteren Oberfläche des Siliziumsubstrats freigelegt, und eine elektrische Isolationsschicht ist an der inneren Seitenwand des vertikalen Durchgangslochs angeordnet. Die vertikalen Durchgangslöcher haben einen Durchmesser im Bereich von 50 bis 200 um.The invention provides a silicon-based package substrate with high heat dissipation comprising a silicon substrate. The silicon substrate is longitudinally arranged with a plurality of vertical through-holes, and the vertical through-holes penetrate the upper and lower surfaces of the silicon substrate. An electrically and thermally conductive pillar is disposed in the vertical through hole, and both ends of the conductive and thermally conductive pillar are exposed on the upper and lower surfaces of the silicon substrate, and an electrical insulation layer is disposed on the inner side wall of the vertical through hole. The vertical through holes have a diameter in the range of 50 to 200 µm.
Das durch die Erfindung bereitgestellte Gehäusesubstrat auf Siliziumbasis mit hoher Wärmeableitung weist die Vorteile einer hohen Integration des Wärmeableitungsmoduls, einer geringen Größe und geringen Kosten auf, was für die Anwendung der Gehäusestruktur vorteilhaft ist und die Fehler vermeidet, die beim Herstellungsprozess des herkömmlichen PCB-Gehäusesubstrats auftreten.The silicon-based package substrate with high heat dissipation provided by the invention has the advantages of high integration of the heat dissipation module, small size and low cost, which is advantageous for the application of the package structure and avoids the errors which occur in the manufacturing process of the conventional PCB package substrate .
Andererseits basiert die vorliegende Erfindung auf einem Packungssubstrat auf Siliziumbasis mit hoher Wärmeabgabe und stellt eine Packungsstruktur mit hoher Wärmeabgabe bereit. Es umfasst das oben erwähnte Gehäusesubstrat auf Siliziumbasis mit hoher Wärmeabgabe, einen Chip, der an der oberen Oberfläche des Siliziumsubstrats des Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe angebracht ist, und ein Kunststoffgehäuse, das sich an der Peripherie befindet. Der Chip enthält Lötstellen, und die Lötstellen sind elektrisch mit den leitenden und wärmeleitenden Säulen verbunden. In einigen Ausführungsformen ist die Anzahl der elektrisch leitenden wärmeleitenden Säulen mehrere, wobei ein Teil der elektrisch leitenden wärmeleitenden Pfosten elektrisch mit dem Chip verbunden ist.On the other hand, the present invention is based on a silicon-based packaging substrate with high heat output and provides a packaging structure with high heat output. It comprises the above-mentioned high-heat-releasing silicon-based package substrate, a chip attached to the upper surface of the silicon substrate of the high-heat-releasing silicon-based package substrate, and a plastic case located on the periphery. The chip contains solder points, and the solder points are electrically connected to the conductive and thermally conductive pillars. In some embodiments, the number of electrically conductive thermally conductive pillars is multiple, with a portion of the electrically conductive thermally conductive posts being electrically connected to the chip.
In einigen Ausführungsformen ist die Anzahl der elektrisch leitenden wärmeleitenden Säulen mehrere, wobei ein Teil der elektrisch leitenden wärmeleitenden Pfosten elektrisch mit 8dem Chip verbunden ist. LU101546 In einem weiteren Aspekt stellt die vorliegende Erfindung ein Verfahren zur Herstellung eines Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe bereit, umfassend die folgenden Schritte: Schritt 1. Atzen des darunterliegenden Siliziums der SOI-Folie mit den voreingestellten Parametern auf die Isolierschicht, um ein vertikales Durchgangsloch zu bilden; Schritt 2: Bilden einer elektrischen Isolationsschicht auf der inneren Seitenwand des vertikalen Durchgangslochs; Schritt 3: Atzen der Isolierschicht am Boden des vertikalen Durchgangslochs; Schritt 4: Bilden einer leitenden wärmeleitenden Säule in dem vertikalen Durchgangsloch; Schritt 5. Entfernen Sie das obere Silizium und die Isolierschicht und glätten Sie die darunter liegende Siliziumoberfldche.In some embodiments, the number of electrically conductive thermally conductive pillars is multiple, with a portion of the electrically conductive thermally conductive posts being electrically connected to the chip. LU101546 In another aspect, the present invention provides a method of fabricating a silicon-based package substrate with high heat dissipation, comprising the steps of: Step 1. Etching the underlying silicon of the SOI sheet with the preset parameters onto the insulating layer, around a vertical through hole to build; Step 2: forming an electrical insulation layer on the inner side wall of the vertical through hole; Step 3: etching the insulating layer at the bottom of the vertical through hole; Step 4: forming a conductive thermally conductive pillar in the vertical through hole; Step 5. Remove the top silicon and insulating layer and smooth the silicon surface underneath.
In einigen Ausführungsformen enthält in Schritt 1 die SOI-Platte für das Medium Oberschicht-Silizium, Unterschicht-Silizium und eine Isolierschicht zwischen der Oberschicht-Silizium und der Unterschicht-Silizium, und die Oberschicht-Silizium wählt niederohmiges Silizium aus und der spezifische Widerstand beträgt weniger als 0,002 Q scm. Hochleistungssilizium mit geringem Widerstand kann die traditionelle galvanische Keimschicht ersetzen und bildet die Grundlage fiir den Herstellungsprozess von leitenden und wärmeleitenden Säulen.In some embodiments, in step 1, the SOI plate for the medium includes top layer silicon, bottom layer silicon and an insulating layer between the top layer silicon and the bottom layer silicon, and the top layer silicon selects low resistance silicon and the resistivity is less than 0.002 Ω scm. High performance silicon with low resistance can replace the traditional galvanic seed layer and forms the basis for the manufacturing process of conductive and thermally conductive pillars.
Das darunter liegende Silizium wird mittels eines Deep-Silicon-Atzprozesses geätzt, beispielsweise kann beim Bosch-DRIE-Prozess die Isolierschicht als Cut-Off-Schicht verwendet werden, um den Self-Stop-Effekt des Deep-Silicon-Atzens zu erzielen.The silicon underneath is etched using a deep silicon etching process; for example, with the Bosch DRIE process, the insulating layer can be used as a cut-off layer in order to achieve the self-stop effect of deep silicon etching.
In einigen Ausführungsformen besteht in Schritt 2 das Verfahren zum Herstellen der elektrischen Isolationsschicht darin, eine thermische Sauerstoffschicht auf den Seitenwänden der vertikalen Durchkontaktierungen unter Verwendung eines thermischen Oxidationsprozesses herzustellen.In some embodiments, in step 2, the method of making the electrical insulation layer is to make a thermal oxygen layer on the sidewalls of the vertical vias using a thermal oxidation process.
In einigen Ausführungsformen verwendet das Atzen in Schritt 3 in Schritt 3 einen reaktiven lonenétzprozess.In some embodiments, the etching in step 3 uses a reactive ion etching process in step 3.
In einigen Ausführungsformen wird in Schritt 4 die elektrisch leitende wärmeleitende 9In some embodiments, in step 4, the electrically conductive heat conductive 9
Säule in dem vertikalen Durchgangsloch unter Verwendung eines 101546 Elektroplattierungsprozesses hergestellt. Das obere Silizium wird als galvanische Keimschicht verwendet, und die Metallisierung des vertikalen Durchgangslochs wird durch das Verfahren des Plattierens des Kupfermetalls von unten zur Bildung einer vertikal leitenden Wärmeleitsäule realisiert.Pillar made in the vertical through hole using a 101546 electroplating process. The upper silicon is used as a galvanic seed layer, and the metallization of the vertical through hole is realized by the process of plating the copper metal from below to form a vertically conductive heat conducting column.
In einigen Ausführungsformen werden in Schritt 5 ein oberes mechanisches Silizium, eine Isolierschicht und eine planarisierte darunterliegende Siliziumoberfläche unter Verwendung eines chemisch-mechanischen Polierprozesses entfernt.In some embodiments, in step 5, a top mechanical silicon, an insulating layer, and a planarized underlying silicon surface are removed using a chemical mechanical polishing process.
Das Gehäusesubstrat auf Siliziumbasis mit hoher Wärmeableitung, das durch die Erfindung bereitgestellt wird, besteht aus einer SOI-Folie und ersetzt das herkömmliche Platinengehäusesubstrat und den Metallkühlkörper. Das darunterliegende Silizium ist das Substratmaterial des IC-Chips und weist eine Wärmeleitfähigkeit von 148 W / m - K auf. Ausbilden eines vertikalen Durchgangslochs in dem unteren Silizium, Ausbilden einer thermischen Sauerstoffschicht und einer leitenden Wärmeleitungssäule in dem vertikalen Durchgangsloch, und die leitende Wärmeleitungssäule ist durch die thermische Sauerstoffschicht von dem unteren Silizium elektrisch isoliert. Darüber hinaus kann man selektiv einen Teil der Anzahl von elektrisch und thermisch leitenden Säulen zur Wärmeableitung und einen anderen Teil der elektrisch und thermisch leitenden Säulen zur Übertragung von elektrischen Signalen verwenden.The silicon-based package substrate with high heat dissipation provided by the invention is made of an SOI film and replaces the conventional circuit board package substrate and the metal heat sink. The underlying silicon is the substrate material of the IC chip and has a thermal conductivity of 148 W / m - K. Forming a vertical through hole in the lower silicon, forming a thermal oxygen layer and a conductive heat conduction pillar in the vertical through hole, and the conductive heat conduction pillar is electrically isolated from the lower silicon by the thermal oxygen layer. In addition, one can selectively use part of the number of electrically and thermally conductive pillars for heat dissipation and another part of the electrically and thermally conductive pillars for transmission of electrical signals.
Zusammenfassend stellt die vorliegende Erfindung eine Gehäusestruktur bereit, die eine gute Wärmeableitungsleistung, einen geringen elektrischen Verlust von elektrischen Chipsignalen und einen langzeitstabilen Betrieb des Chips aufweist. Die Erfindung offenbart ein Baugruppensubstrat auf Siliziumbasis mit hoher Wärmeableitung mit einfacher Struktur und geringen Kosten, ein Herstellungsverfahren dafür und eine Baugruppenkonstruktion auf der Basis des Baugruppensubstrats auf Siliziumbasis mit hoher Wärmeableitung.In summary, the present invention provides a housing structure which has good heat dissipation performance, low electrical loss of electrical chip signals and long-term stable operation of the chip. The invention discloses a silicon-based package substrate with high heat dissipation having a simple structure and low cost, a manufacturing method therefor, and a package construction based on the silicon-based package substrate with high heat dissipation.
ZEICHNUNGEN Um die technische Lösung der vorliegenden Erfindung deutlicher zu veranschaulichen, werden die in den Ausführungsformen oder der Beschreibung des Standes der Technikverwendeten Zeichnungen im Folgenden kurz beschrieben. Offensichtlich sind dig-101546 Zeichnungen in der folgenden Beschreibung nur einige Ausführungsformen der Erfindung.DRAWINGS In order to more clearly illustrate the technical solution of the present invention, the drawings used in the embodiments or the description of the prior art are briefly described below. Obviously, dig-101546 drawings in the following description are only some embodiments of the invention.
Andere Zeichnungen können angesichts der erfinderischen Arbeit auch vom Durchschnittsfachmann erhalten werden.Other drawings may also be obtained by one of ordinary skill in the art in light of the inventive work.
Fig.1 ist eine schematische Strukturansicht einer Ausführungsform eines Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe gemäß der vorliegenden Erfindung; Fig.2 ist eine schematische Strukturansicht einer Ausführungsform einer Packungsstruktur mit hoher Wärmeabgabe, die durch die vorliegende Erfindung bereitgestellt wird; Fig.3 ist eine schematische Strukturansicht eines Verfahrens zum Herstellen eines Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe gemäß Schritt 1 der vorliegenden Erfindung; Fig. 4 ist eine schematische Strukturansicht eines Verfahrens zum Herstellen eines Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe gemäß Schritt 2 der vorliegenden Erfindung; Fig. 5 ist eine schematische Strukturansicht eines Verfahrens zum Herstellen eines Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe gemäß Schritt 3 der vorliegenden Erfindung; Fig. 6 ist eine schematische Strukturansicht eines Verfahrens zum Herstellen eines Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe gemäß Schritt 4 der vorliegenden Erfindung; Fig. 7 ist eine schematische Strukturansicht eines Verfahrens zum Herstellen eines Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe gemäß Schritt 5 der vorliegenden Erfindung; Fig. 8 ist ein FErgebnisdiagramm einer thermischen Simulation eines PCB-Baugruppensubstrats; Fig 9 ist ein Ergebnisdiagramm einer thermischen Simulation eines PCB-Baugruppensubstrats mit einem Wärmeableitungspfosten; Fig. 10 ist ein Diagramm, das die Ergebnisse der thermischen Simulation eines 11Fig. 1 is a schematic structural view of an embodiment of a silicon-based package substrate having high heat dissipation according to the present invention; Fig. 2 is a schematic structural view of an embodiment of a high heat dissipation packing structure provided by the present invention; Fig. 3 is a schematic structural view of a method of manufacturing a silicon-based package substrate with high heat output according to Step 1 of the present invention; 4 is a schematic structural view of a method of manufacturing a silicon-based package substrate with high heat output according to Step 2 of the present invention; 5 is a schematic structural view of a method of manufacturing a silicon-based package substrate having high heat dissipation according to Step 3 of the present invention; 6 is a schematic structural view of a method of manufacturing a silicon-based package substrate having high heat dissipation according to Step 4 of the present invention; 7 is a schematic structural view of a method of manufacturing a silicon-based package substrate having high heat dissipation according to Step 5 of the present invention; Figure 8 is a result diagram of a thermal simulation of a PCB assembly substrate; 9 is a result diagram of a thermal simulation of a PCB assembly substrate with a heat dissipation post; 10 is a graph showing the results of the thermal simulation of an 11th century
Siliziumsubstrats zeigt; LU101546 Fig. 11 ist ein schematisches Diagramm einer thermischen Simulation eines Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe, das durch die vorliegende Erfindung bereitgestellt wird.Silicon substrate shows; LU101546 FIG. 11 is a schematic diagram of a thermal simulation of a high heat dissipation silicon-based package substrate provided by the present invention.
Die entsprechenden Bezugszeichen in der Figur sind: 1-unteres Silizium, 2-leitende wärmeleitende Säule, 3-Chip, 4-Pad, 5-Golddraht, 6-elektrische Isolationsschicht, 7-oberes Silizium, 8-Isolierung Schicht, 9-vertikales Durchgangsloch.The corresponding reference numbers in the figure are: 1-lower silicon, 2-conductive thermally conductive pillar, 3-chip, 4-pad, 5-gold wire, 6-electrical insulation layer, 7-upper silicon, 8-insulation layer, 9-vertical through hole .
Detaillierte Implementierung Die technischen Lösungen in den Ausführungsformen der vorliegenden Erfindung werden im Folgenden unter Bezugnahme auf die beigefiigten Zeichnungen in den Ausfithrungsformen der vorliegenden Erfindung klar und vollständig beschrieben. Es ist offensichtlich, dass die beschriebenen Ausfiihrungsformen nur ein Teil der Ausführungsformen der Erfindung sind und nicht alle Ausführungsformen. Alle anderen Ausführungsformen, die von einem Durchschnittsfachmann basierend auf den Ausführungsformen der vorliegenden Erfindung ohne kreativen Aufwand erhalten werden, liegen im Umfang der vorliegenden Erfindung.DETAILED IMPLEMENTATION The technical solutions in the embodiments of the present invention are clearly and fully described below with reference to the accompanying drawings in the embodiments of the present invention. It is obvious that the embodiments described are only a part of the embodiments of the invention and not all embodiments. All other embodiments that can be obtained by one of ordinary skill in the art based on the embodiments of the present invention without creative effort are within the scope of the present invention.
In einem Aspekt stellt die vorliegende Erfindung, wie in Fig. 1 gezeigt, ein Siliziumsubstrat mit hoher Wärmeabgabe bereit, das ein Siliziumsubstrat enthält, und mehrere vertikale Durchgangslôcher 9 sind in Längsrichtung auf dem Siliziumsubstrat angeordnet. Die vertikalen Durchgangslôcher 9 durchdringen die oberen und unteren Oberflächen . des Siliziumsubstrats. Eine leitende und wärmeleitende Säule 2 ist in dem vertikalen Durchgangsloch 9 angeordnet, und beide Enden der leitenden und wärmeleitenden Säule 2 sind auf der oberen und unteren Oberfläche des Siliziumsubstrats freigelegt. Eine elektrische Isolationsschicht 6 ist an einer inneren Seitenwand des vertikalen Durchgangslochs 9 angeordnet, dh an einer äußeren Seitenwand der leitenden und wärmeleitenden Säule 2. Die vertikalen Durchgangslöcher 9 haben einen Durchmesser im Bereich von 50 bis 200 um.In one aspect, as shown in Fig. 1, the present invention provides a silicon substrate with high heat dissipation including a silicon substrate, and a plurality of vertical through holes 9 are longitudinally arranged on the silicon substrate. The vertical through holes 9 penetrate the upper and lower surfaces. of the silicon substrate. A conductive and thermally conductive pillar 2 is arranged in the vertical through hole 9, and both ends of the conductive and thermally conductive pillar 2 are exposed on the upper and lower surfaces of the silicon substrate. An electrical insulation layer 6 is arranged on an inner side wall of the vertical through hole 9, that is to say on an outer side wall of the conductive and thermally conductive pillar 2. The vertical through holes 9 have a diameter in the range of 50 to 200 µm.
Das durch die Erfindung bereitgestellte Gehäusesubstrat auf Siliziumbasis mit hoher Wärmeableitung weist die Vorteile einer hohen Integration des Wärmeableitungsmoduls, einer 12geringen Größe und niedriger Kosten auf. Dies erleichtert das Aufbringen der“101546 Gehäusestruktur und vermeidet die Nachteile des herkömmlichen Herstellungsverfahrens für PCB-Baugruppensubstrate.The silicon-based package substrate with high heat dissipation provided by the invention has the advantages of high integration of the heat dissipation module, small size, and low cost. This simplifies the application of the “101546 housing structure and avoids the disadvantages of the conventional manufacturing process for PCB assembly substrates.
Andererseits basiert die vorliegende Erfindung, wie in Fig. 2 gezeigt, auf einem Gehäusesubstrat auf Siliziumbasis mit hoher Wärmeabgabe und stellt eine Gehäusestruktur mit hoher Wärmeabgabe bereit. Die Struktur umfasst das oben erwähnte Gehäusesubstrat auf Siliziumbasis mit hoher Wärmeabgabe, den Chip 3, der an der oberen Oberfläche des Siliziumsubstrats des Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe angebracht ist, und das an der Peripherie angeordnete Kunststoffgehäuse. Der Chip 3 umfasst eine Lötstelle 4, die elektrisch mit der leitenden wärmeleitenden Säule 2 verbunden ist.On the other hand, as shown in Fig. 2, the present invention is based on a silicon-based package substrate having high heat dissipation and provides a package structure with high heat dissipation. The structure includes the above-mentioned high heat dissipation silicon-based package substrate, the chip 3 attached to the top surface of the silicon substrate of the high heat dissipation silicon-based package substrate, and the plastic package disposed on the periphery. The chip 3 comprises a soldering point 4 which is electrically connected to the conductive, thermally conductive pillar 2.
In einigen Ausführungsformen ist die Anzahl der leitenden und wärmeleitenden Säulen 2 mehrere, und ein Teil der leitenden und wärmeleitenden Säulen 2 ist elektrisch mit dem Chip 3 verbunden.In some embodiments, the number of the conductive and thermally conductive pillars 2 is plural, and a part of the conductive and thermally conductive pillars 2 is electrically connected to the chip 3.
In einigen Ausführungsformen befindet sich die Lötstelle 4 auf einer Seite des Chips 3, die nicht mit dem Siliziumsubstrat in Kontakt steht, und die Gehäusestruktur umfasst einen Golddraht 5, der die leitende wärmeleitende Säule 2 und die Lötstelle 4 elektrisch verbindet.In some embodiments, the solder joint 4 is on a side of the chip 3 that is not in contact with the silicon substrate, and the housing structure comprises a gold wire 5 that electrically connects the conductive thermally conductive pillar 2 and the solder joint 4.
Verweisen Sie auf die Abbildungen 3 bis 7. In einem weiteren Aspekt stellt die vorliegende Erfindung ein Verfahren zur Herstellung eines Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe bereit, umfassend die folgenden Schritte: Schritt 1: Atzen des darunterliegenden Siliziums 1 auf die Isolierschicht 8 der SOI-Schicht mit den voreingestellten Parametern, um ein vertikales Durchgangsloch 9 auszubilden; Schritt 2: Die innere Seitenwand des vertikalen Durchgangslochs 9 besteht aus einer elektrischen Isolationsschicht 6; Schritt 3: Ätzen der Isolierschicht 8 am Boden des vertikalen Durchgangslochs 9; 1 Schritt 4, Ausbilden einer leitenden wärmeleitenden Säule 2 in dem vertikalen / Durchgangsloch 9; Schritt 5. Das obere Silizium 7 und die Isolierschicht 8 werden entfernt und die Oberfläche des darunterliegenden Siliziums 1 wird planarisiert.Refer to Figures 3 through 7. In a further aspect, the present invention provides a method of fabricating a silicon-based package substrate with high heat dissipation, comprising the following steps: Step 1: Etching the underlying silicon 1 onto the insulating layer 8 of the SOI. Layer with the preset parameters to form a vertical through hole 9; Step 2: The inner side wall of the vertical through hole 9 consists of an electrical insulation layer 6; Step 3: etching the insulating layer 8 at the bottom of the vertical through hole 9; 1 step 4, forming a conductive thermally conductive pillar 2 in the vertical / through hole 9; Step 5. The upper silicon 7 and the insulating layer 8 are removed and the surface of the underlying silicon 1 is planarized.
In Schritt 1 umfasst die spezifische SOI-Folie ein Oberschicht-Silizium 7, ein 13In step 1, the specific SOI film comprises a top layer silicon 7, a 13
| Unterschicht-Silizium 1 und eine Isolierschicht 8 zwischen dem Oberschicht-Silizium 7 und” 101546 dem Unterschicht-Silizium 1. Das Oberschicht-Silizium 7 wird aus niederohmigem Silizium ausgewählt und der spezifische Widerstand beträgt weniger als 0,002 Q *c.| Lower layer silicon 1 and an insulating layer 8 between the upper layer silicon 7 and “101546 the lower layer silicon 1. The upper layer silicon 7 is selected from low-resistance silicon and the specific resistance is less than 0.002 Ω * c.
Niedrigohmiges Deckschicht-Silizium kann die traditionelle galvanisch aufgebrachte Keimschicht ersetzen und bildet die Grundlage für die Auswahl des Herstellungsprozesses für leitende und wärmeleitende Säulen.Low-resistance top layer silicon can replace the traditional galvanically applied seed layer and forms the basis for the selection of the manufacturing process for conductive and thermally conductive columns.
Das darunter liegende Silizium 1 wird mittels eines Deep-Silicon-Etch-Prozesses geätzt, wobei beispielsweise beim Bosch-DRIE-Prozess die Isolierschicht 8 als Cut-Off-Schicht dienen kann, um einen Self-Stop-Effekt des Deep-Silicon-Âtzens zu erzielen.The underlying silicon 1 is etched by means of a deep silicon etch process, with the insulating layer 8 being able to serve as a cut-off layer in the Bosch DRIE process, for example, in order to create a self-stop effect of the deep silicon etching to achieve.
Insbesondere in Schritt 2 ist es bevorzugt, die elektrische Isolationsschicht 6 unter Verwendung eines thermischen Oxidationsprozesses auszubilden, um eine thermische Sauerstoffschicht auf der Seitenwand der vertikalen Durchkontaktierung 9 auszubilden.In particular in step 2, it is preferred to form the electrical insulation layer 6 using a thermal oxidation process in order to form a thermal oxygen layer on the side wall of the vertical via 9.
Insbesondere in Schritt 3 wird das Âtzen in Schritt 3 vorzugsweise durch einen reaktiven Ionenätzprozess durchgeführt.In step 3 in particular, the etching in step 3 is preferably carried out by a reactive ion etching process.
Insbesondere wird in Schritt 4 die leitende und wärmeleitende Säule 2 in dem vertikalen Durchgangsloch 9 durch Elektroplattieren gebildet, und das obere Silizium wird als Plattierungskeimschicht verwendet, und die Metallisierung des vertikalen Durchgangslochs 9 wird durch das Verfahren des Plattierens des Kupfermetalls von unten realisiert. Dann wird eine vertikal leitende wärmeleitende Säule 2 gebildet.Specifically, in step 4, the conductive and thermally conductive pillar 2 is formed in the vertical through hole 9 by electroplating, and the upper silicon is used as a plating seed layer, and the plating of the vertical through hole 9 is realized by the method of plating the copper metal from below. Then, a vertically conductive thermally conductive pillar 2 is formed.
| Insbesondere in Schritt 5 werden die Oberfläche des oberen Siliziums 7, die Isolierschicht 8 und das planarisierte darunterliegende Silizium 1 vorzugsweise durch einen chemisch-mechanischen Polier-CMP-Prozess entfernt.| In particular in step 5, the surface of the upper silicon 7, the insulating layer 8 and the planarized silicon 1 underneath are preferably removed by a chemical-mechanical polishing CMP process.
Das Gehäusesubstrat auf Siliziumbasis mit hoher Wärmeableitung, das durch die Erfindung bereitgestellt wird, besteht aus einer SOI-Folie und ersetzt das herkömmliche | Platinengehäusesubstrat und den Metallkühlkôrper. Das darunterliegende Silizium ist das Substratmaterial des IC-Chips und weist eine Wärmeleitfähigkeit von 148 W / m - K auf. Ausbilden eines vertikalen Durchgangslochs in dem unteren Silizium, Ausbilden einer thermischen Sauerstoffschicht und einer leitenden Wärmeleitungssäule in dem vertikalen Durchgangsloch, und die leitende Wärmeleitungssäule ist durch die thermische Sauerstoffschicht von dem unteren Silizium elektrisch isoliert. Darüber hinaus kann man 14selektiv einen Teil der Anzahl von elektrisch und thermisch leitenden Säulen zur U101546 Wärmeableitung und einen anderen Teil der elektrisch und thermisch leitenden Säulen zur Übertragung von elektrischen Signalen verwenden.The high heat dissipation silicon-based package substrate provided by the invention is made of SOI film and replaces the conventional one Circuit board housing substrate and the metal heat sink. The underlying silicon is the substrate material of the IC chip and has a thermal conductivity of 148 W / m - K. Forming a vertical through hole in the lower silicon, forming a thermal oxygen layer and a conductive heat conduction pillar in the vertical through hole, and the conductive heat conduction pillar is electrically isolated from the lower silicon by the thermal oxygen layer. In addition, one part of the number of electrically and thermally conductive pillars can selectively be used for heat dissipation and another part of the electrically and thermally conductive pillars for the transmission of electrical signals.
Die Simulationsergebnisse belegen, dass das durch die Erfindung bereitgestellte Gehäusesubstrat auf Siliziumbasis mit hoher Wärmeableitung und die darauf basierende Gehäusestruktur eine ausgezeichnete Wärmeableitungsleistung aufweisen. Es hat große Vorteile bei der Integration, der Wärmeanpassung usw. Seine Wärmeableitungsleistung und die elektrische Signalübertragungsleistung sind herkömmlichen PCB-Gehäusesubstraten und Gehäusestrukturen, die auf traditionellen PCB-Gehäusesubstraten basieren, überlegen.The simulation results confirm that the silicon-based package substrate having high heat dissipation provided by the invention and the package structure based thereon have excellent heat dissipation performance. It has great advantages in integration, heat matching, etc. Its heat dissipation performance and electrical signal transmission performance are superior to conventional PCB package substrates and package structures based on traditional PCB package substrates.
Um zu verifizieren, dass die durch die vorliegende Erfindung bereitgestellte Baugruppensubstratstruktur auf Siliziumbasis mit hoher Wärmeableitung eine ausgezeichnete Wärmeleistung aufweist, werden von Ansys Software vier verschiedene Substratstrukturen verwendet, die ein PCB-Substrat, ein PCB-Substrat mit einer Wärmeableitungssäule, ein Siliziumsubstrat und ein Silizium mit hoher Wärmeableitung umfassen. Das Grundkörpersubstrat wird modelliert und simuliert. Während der Simulation wurde eine 1 W-Wärmestrahlungsquelle auf alle vier Substratstrukturen angewendet.To verify that the high heat dissipation silicon-based package substrate structure provided by the present invention has excellent thermal performance, Ansys software uses four different substrate structures, which are a PCB substrate, a PCB substrate with a heat dissipation pillar, a silicon substrate, and a silicon with high heat dissipation. The base body substrate is modeled and simulated. During the simulation, a 1 W thermal radiation source was applied to all four substrate structures.
In dem Simulationstest beträgt die Größe der obigen vier Substrate beispielhaft 2,1 x 2,1 x 0,5 mm. Die Chipgröße beträgt 1,5 x 1,5 x 0,01 mm, und der Chip befindet sich in der Mitte der oberen Oberfläche des Substrats, und der Stromverbrauch beträgt 1 W. Die Wärmeleitfähigkeit von PCB, Silizium und Kupfer beträgt 0,35 W/m - K, 148 W/m - K bzw. 387,6 W / m K. Die obere, vordere, hintere, linke und rechte Oberfläche des Modells sind auf adiabatische Eigenschaften eingestellt, und die Umgebungstemperatur des Modells ist auf 0 ° C eingestellt, um die unidirektionalen Wärmeableitungseigenschaften verschiedener Substrateinstellungen zu überprüfen.In the simulation test, the size of the above four substrates is 2.1 x 2.1 x 0.5 mm, for example. The chip size is 1.5 x 1.5 x 0.01mm, and the chip is in the center of the top surface of the substrate, and the power consumption is 1W. The thermal conductivity of PCB, silicon and copper is 0.35W / m - K, 148 W / m - K and 387.6 W / m K, respectively. The top, front, back, left and right surfaces of the model are set to adiabatic properties, and the ambient temperature of the model is 0 ° C set to check the unidirectional heat dissipation properties of various substrate settings.
Für das durch die vorliegende Erfindung bereitgestellte Gehdusesubstrat auf | Siliziumbasis mit hoher Wärmeableitung bestehen alle leitenden und wärmeleitenden Säulen aus Kupfer mit einem Durchmesser von 0,1 mm, und der Abstand benachbarter leitender und wärmeleitender Säulen beträgt 0,05 mm. Die Anzahl der leitenden und wärmeleitenden Säulen beträgt 169, angeordnet in einer 13 x 13-Anordnung; Bei Leiterplattensubstraten mitFor the housing substrate provided by the present invention on | Silicon base with high heat dissipation, all conductive and thermally conductive pillars are made of copper with a diameter of 0.1mm, and the distance between adjacent conductive and thermally conductive pillars is 0.05mm. The number of conductive and thermally conductive pillars is 169, arranged in a 13 x 13 arrangement; For circuit board substrates with
Kühlkörpern bestehen alle Kühlkörper aus Kupfer und haben einen Durchmesser von 0,1 mntU101546 Der Abstand zwischen benachbarten Kühlkôrpern beträgt 0,05 mm. Die Anzahl der Kühlkörper beträgt 169. Sie ist ebenfalls in einem 13 x 13-Array angeordnet.Heat sinks all heat sinks are made of copper and have a diameter of 0.1 mntU101546. The distance between adjacent heat sinks is 0.05 mm. The number of heat sinks is 169. It is also arranged in a 13 x 13 array.
Wie in Abbildung 8 gezeigt, zeigen die Simulationsergebnisse fiir das PCB-Substrat, dass die Oberflächentemperatur bis zu 458,174 ° C beträgt.As shown in Figure 8, the simulation results for the PCB substrate show that the surface temperature is up to 458.174 ° C.
Wie in Abbildung 9 gezeigt. Das PCB-Substrat mit der Kühlkörpersäule verbessert die Wärmeableitungsleistung des Substrats in gewissem Maße und die maximale Oberflächentemperatur wird von 458,174 ° C auf 1,955 ° C gesenkt.As shown in Figure 9. The PCB substrate with the heatsink column improves the heat dissipation performance of the substrate to some extent and the maximum surface temperature is lowered from 458.174 ° C to 1.955 ° C.
Wie in Abbildung 10 gezeigt. Bei Auswahl eines Siliziumsubstrats wird die maximale Oberflächentemperatur weiter auf 1,279 ° C abgesenkt.As shown in Figure 10. If a silicon substrate is selected, the maximum surface temperature is further reduced to 1.279 ° C.
Wie in Abbildung 11 gezeigt. Ferner beträgt bei der durch die vorliegende Erfindung bereitgestellten Gehäusesubstratstruktur auf Siliziumbasis mit hoher Wärmeableitung die maximale Oberflächentemperatur nur 0,889 ° C, und die Wärmeableitungsleistung ist um 99,81%, 54,53% bzw. 30,49% im Vergleich zu den obigen drei Substraten verbessert.As shown in Figure 11. Further, in the silicon-based package substrate structure with high heat dissipation provided by the present invention, the maximum surface temperature is only 0.889 ° C, and the heat dissipation performance is 99.81%, 54.53% and 30.49%, respectively, compared to the above three substrates improved.
Die obigen Simulationsergebnisse bestätigen, dass die durch die vorliegende Erfindung bereitgestellte Packungssubstratstruktur auf Siliziumbasis mit hoher Wärmeableitung eine ausgezeichnete Wärmeableitungsleistung aufweist. Darüber hinaus weist die durch die vorliegende Erfindung bereitgestellte Gehäusesubstratstruktur auf Siliziumbasis mit hoher Wärmeableitung große Vorteile hinsichtlich der Integration und der thermischen Anpassung auf.The above simulation results confirm that the silicon-based package substrate structure having high heat dissipation provided by the present invention has excellent heat dissipation performance. In addition, the silicon-based package substrate structure with high heat dissipation provided by the present invention has great advantages in terms of integration and thermal matching.
Die Implementierung der vorliegenden Erfindung hat die folgenden vorteilhaften Wirkungen: (1) Ein Verfahren zur Herstellung eines Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe der vorliegenden Erfindung und eines Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe. Es bildet vertikale Durchgangslöcher in dem darunterliegenden Silizium, | bildet eine thermische Sauerstoffschicht in den vertikalen Durchgangslôchern und galvanisiert die leitenden wärmeleitenden Säulen. Die thermische Sauerstoffschicht kann die leitenden und wärmeleitenden Säulen elektrisch von dem darunterliegenden Silizium isolieren, und die nach dem Galvanisieren gebildeten leitenden und wärmeleitenden Säulen können gleichzeitig elektrische Signale übertragen und Wärme abfiihren. 16Implementation of the present invention has the following advantageous effects: (1) A method of manufacturing a silicon-based package substrate with high heat output of the present invention and a silicon-based package substrate with high heat output. It forms vertical through holes in the underlying silicon, | forms a thermal oxygen layer in the vertical through holes and electroplates the conductive thermally conductive pillars. The thermal oxygen layer can electrically isolate the conductive and thermally conductive pillars from the underlying silicon, and the conductive and thermally conductive pillars formed after electroplating can simultaneously transmit electrical signals and dissipate heat. 16
(2) Das durch die Erfindung bereitgestellte Baugruppensubstrat auf Siliziumbasis mit hoher Wärmeableitung weist eine hohe Integration auf und weist eine ausgezeichnete Wärmeanpassungsleistung auf, nachdem es mit dem Chip auf Siliziumbasis kombiniert wurde, und die Wärmeableitungsleistung und die elektrische Signalübertragungsleistung sind dem herkömmlichen PCB-Baugruppensubstrat überlegen.(2) The silicon-based package substrate with high heat dissipation provided by the invention is high in integration and has excellent heat-matching performance after being combined with the silicon-based chip, and the heat-dissipation performance and electrical signal transmission performance are superior to the conventional PCB package substrate .
(3) Das Verfahren zur Herstellung des Gehäusesubstrats auf Siliziumbasis mit hoher Wärmeabgabe der vorliegenden Erfindung, wobei das obere Silizium mit niedrigen Widerstandseigenschaften anstelle der herkömmlichen Metallfilm-Keimschichtstruktur als Plattierungskeimschicht verwendet wird. Das Verfahren verwendet das Verfahren des Plattierens von Kupfermetall von unten, um die Metallisierung innerhalb des Durchgangslochs zu realisieren, um die leitende und wärmeleitende Säule 2 zu bilden. Die Isolierschicht kann den Selbststoppeffekt des tiefen Siliziumätzens realisieren, und der Herstellungsprozess ist einfach und die Produktionseffizienz ist hoch.(3) The method of manufacturing the silicon-based package substrate with high heat dissipation of the present invention, wherein the upper silicon having low resistance properties is used as the plating seed layer in place of the conventional metal film seed layer structure. The method uses the method of plating copper metal from below to realize the metallization inside the through hole to form the conductive and thermally conductive pillar 2. The insulating layer can realize the self-stopping effect of deep silicon etching, and the manufacturing process is simple and the production efficiency is high.
(4) Das Gehäusesubstrat auf Siliziumbasis mit hoher Wärmeableitung, das durch die Erfindung bereitgestellt wird, weist die Vorteile einer geringen Größe, einer kompakten Struktur, eines zuverlässigen Betriebs, einer bequemen Verwendung, einer großen Vielseitigkeit und einer einfachen Realisierung der Miniaturisierung von Gehäusen auf.(4) The silicon-based package substrate with high heat dissipation provided by the invention has advantages of small size, compact structure, reliable operation, convenient use, great versatility, and easy realization of miniaturization of packages.
Die oben beschriebenen spezifischen Ausführungsformen erläutern die Ziele, technischen Lösungen und vorteilhaften Wirkungen der vorliegenden Anmeldung weiter. Die obige Beschreibung ist nur eine spezifische Ausführungsform der vorliegenden Anmeldung und soll die Anwendung nicht einschränken. Jegliche Modifikationen, gleichwertige Ersetzungen, Verbesserungen usw., die im Sinne und nach den Grundsätzen dieser Anmeldung vorgenommen werden, sind im Umfang dieser Anmeldung enthalten.The specific embodiments described above further explain the objects, technical solutions and advantageous effects of the present application. The above description is only a specific embodiment of the present application and is not intended to limit its application. Any modifications, equivalent replacements, improvements, etc. that are made within the meaning and in accordance with the principles of this application are included in the scope of this application.
Bisher wurde die vorliegende Ausführungsform unter Bezugnahme auf die beigefügten | Zeichnungen ausführlich beschrieben. Basierend auf der obigen Beschreibung sollte der Fachmann ein klares Verständnis der vorliegenden Anmeldung haben. | Es ist zu beachten, dass die Implementierungen, die in den Zeichnungen oder im Text der Beschreibung nicht gezeigt oder beschrieben sind, dem Durchschnittsfachmann alle bekannt sind und nicht im Detail beschrieben werden. Weiterhin sind die obigen Definitionen der 17verschiedenen Elemente und Verfahren nicht auf die spezifischen Strukturen, Formen odetU101546 Weisen beschränkt, die in den Ausführungsformen erwähnt sind.So far, the present embodiment has been described with reference to the attached | Drawings described in detail. Based on the above description, those skilled in the art should have a clear understanding of the present application. | It should be noted that implementations not shown or described in the drawings or the text of the specification are all known to those of ordinary skill in the art and will not be described in detail. Furthermore, the above definitions of the various elements and methods are not limited to the specific structures, shapes, or manners mentioned in the embodiments.
Es sollte auch beachtet werden, dass hier ein Beispiel von Parametern bereitgestellt werden kann, die spezifische Werte enthalten, diese Parameter müssen jedoch nicht genau den entsprechenden Werten entsprechen, sondern können die entsprechenden Werte innerhalb akzeptabler Fehlertoleranzen oder Entwurfsbeschränkungen approximieren. Die in den Ausführungsformen erwähnten Richtungsbezeichnungen wie "oben", "unten", "vorne", "hinten", "links", "rechts" usw. beziehen sich lediglich auf die Richtungen der Zeichnungen und sollen die vorliegende Anwendung nicht einschränken. Schutzumfang. Zusätzlich ist die Reihenfolge der obigen Schritte nicht auf das Obige beschränkt und kann abhängig von dem gewünschten Design variiert oder umgeordnet werden, sofern dies nicht spezifisch beschrieben ist oder notwendigerweise in Folge auftritt. Die obigen Ausführungsformen können in Kombination mit anderen Ausführungsformen oder basierend auf Überlegungen zu Design und Zuverlässigkeit verwendet werden, das heißt, die technischen Merkmale in verschiedenen Ausführungsformen können frei kombiniert werden, um mehr Ausführungsformen zu bilden.It should also be noted that an example of parameters may be provided here that include specific values, but these parameters need not exactly match the corresponding values, but can approximate the corresponding values within acceptable error tolerances or design constraints. The directional designations mentioned in the embodiments such as “up”, “down”, “front”, “rear”, “left”, “right” etc. relate only to the directions of the drawings and are not intended to restrict the present application. Scope of protection. In addition, the order of the above steps is not limited to the above and can be varied or rearranged depending on the desired design, unless specifically described or necessarily occurring in sequence. The above embodiments can be used in combination with other embodiments or based on design and reliability considerations, that is, the technical features in different embodiments can be freely combined to form more embodiments.
Die oben beschriebenen spezifischen Ausführungsformen erläutern die Ziele, technischen Lösungen und vorteilhaften Wirkungen der vorliegenden Anmeldung weiter, Die obige Beschreibung ist nur die spezifische Ausführungsform der vorliegenden Anmeldung und soll die vorliegende Anmeldung und jegliche Modifikationen, Aquivalente, | Verbesserungen usw., die innerhalb des Geistes und der Prinzipien der vorliegenden Anmeldung vorgenommen wurden, nicht einschränken. Diese sollten in den Schutzumfang dieser Anwendung einbezogen werden.The above-described specific embodiments further explain the objects, technical solutions and advantageous effects of the present application. The above description is only the specific embodiment of the present application and is intended to extend the present application and any modifications, equivalents, | Improvements, etc. made within the spirit and principles of the present application are not limiting. These should be included in the scope of protection of this application.
1818th
Claims (10)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910079369.9A CN109686707B (en) | 2019-01-28 | 2019-01-28 | Manufacturing method of high-heat-dissipation silicon-based packaging substrate and high-heat-dissipation packaging structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| LU101546A1 true LU101546A1 (en) | 2020-08-03 |
| LU101546B1 LU101546B1 (en) | 2020-12-01 |
Family
ID=66194904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| LU101546A LU101546B1 (en) | 2019-01-28 | 2019-11-04 | Silicon-based assembly substrate with high heat dissipation, manufacturing process and structure of the assembly with high heat dissipation |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN109686707B (en) |
| LU (1) | LU101546B1 (en) |
| WO (1) | WO2020155719A1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109686707B (en) * | 2019-01-28 | 2024-06-14 | 苏州锐杰微科技集团有限公司 | Manufacturing method of high-heat-dissipation silicon-based packaging substrate and high-heat-dissipation packaging structure |
| CN112802809B (en) * | 2021-01-15 | 2022-05-27 | 上海航天电子通讯设备研究所 | Silicon-aluminum alloy packaging substrate and preparation method thereof |
| CN117747444B (en) * | 2024-02-07 | 2024-05-14 | 中国科学院长春光学精密机械与物理研究所 | Packaging method and packaging structure of semiconductor power device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090273002A1 (en) * | 2008-05-05 | 2009-11-05 | Wen-Chih Chiou | LED Package Structure and Fabrication Method |
| US20110241040A1 (en) * | 2010-04-05 | 2011-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Novel semiconductor package with through silicon vias |
| US20130015585A1 (en) * | 2011-07-12 | 2013-01-17 | Valentin Kosenko | Structures with through vias passing through a substrate comprising a planar insulating layer between semiconductor layers |
| US20150104927A1 (en) * | 2013-04-17 | 2015-04-16 | Industrial Technology Research Institute | Semiconductor structure and manufacturing method thereof |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2863678B2 (en) * | 1992-09-28 | 1999-03-03 | 三菱電機株式会社 | Semiconductor laser device and method of manufacturing the same |
| CN101540295B (en) * | 2009-04-21 | 2011-01-26 | 北京大学 | Preparation method of insulation layer of TSV through hole |
| CN103123951A (en) * | 2011-11-21 | 2013-05-29 | 富士迈半导体精密工业（上海）有限公司 | Lighting element |
| CN102769092B (en) * | 2012-07-16 | 2015-02-18 | 桂林电子科技大学 | Wafer-level high-power light-emitting diode (LED) packaging structure based on through-silicon-via technology and packaging method of structure |
| CN202736972U (en) * | 2012-07-16 | 2013-02-13 | 桂林电子科技大学 | Wafer-grade large power LED packaging structure based on silicon through hole technology |
| JP2014033077A (en) * | 2012-08-03 | 2014-02-20 | Canon Inc | Through-hole formation method |
| CN104600059B (en) * | 2015-02-03 | 2017-06-30 | 华进半导体封装先导技术研发中心有限公司 | A kind of TSV pore structures and its processing method with IPD |
| CN105895579B (en) * | 2016-06-08 | 2017-12-05 | 无锡微奥科技有限公司 | A kind of processing method of the TSV disks based on SOI substrate |
| CN109686707B (en) * | 2019-01-28 | 2024-06-14 | 苏州锐杰微科技集团有限公司 | Manufacturing method of high-heat-dissipation silicon-based packaging substrate and high-heat-dissipation packaging structure |
| CN209199919U (en) * | 2019-01-28 | 2019-08-02 | 南通大学 | Height heat dissipation silicon-based packaging substrate and high heat-dissipation packaging structure |
-
2019
- 2019-01-28 CN CN201910079369.9A patent/CN109686707B/en active Active
- 2019-11-04 LU LU101546A patent/LU101546B1/en active IP Right Grant
- 2019-11-04 WO PCT/CN2019/115256 patent/WO2020155719A1/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090273002A1 (en) * | 2008-05-05 | 2009-11-05 | Wen-Chih Chiou | LED Package Structure and Fabrication Method |
| US20110241040A1 (en) * | 2010-04-05 | 2011-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Novel semiconductor package with through silicon vias |
| US20130015585A1 (en) * | 2011-07-12 | 2013-01-17 | Valentin Kosenko | Structures with through vias passing through a substrate comprising a planar insulating layer between semiconductor layers |
| US20150104927A1 (en) * | 2013-04-17 | 2015-04-16 | Industrial Technology Research Institute | Semiconductor structure and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| LU101546B1 (en) | 2020-12-01 |
| CN109686707A (en) | 2019-04-26 |
| WO2020155719A1 (en) | 2020-08-06 |
| CN109686707B (en) | 2024-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| LU101546B1 (en) | Silicon-based assembly substrate with high heat dissipation, manufacturing process and structure of the assembly with high heat dissipation | |
| DE112005001949B4 (en) | Method for providing stacked chip elements | |
| DE102010038264B4 (en) | Inductors and processes for integrated circuits | |
| DE10295972B4 (en) | Non-molded package for a semiconductor device and method of manufacture | |
| DE60314969T2 (en) | High performance contact holes for vertical packaging of integrated circuits | |
| DE69433736T2 (en) | Multi-chip module | |
| DE102012104731B4 (en) | Semiconductor device assembly and method of forming this | |
| DE102014111829B4 (en) | A semiconductor module and a method for its fabrication through advanced embedding technologies | |
| DE19747105A1 (en) | Component with stacked semiconductor chips | |
| DE102014119230A1 (en) | Projecting bump pads for bond-on-line processing | |
| DE112007000183T5 (en) | High performance module with open frame assembly | |
| DE102008048420A1 (en) | Chip arrangement and method for producing a chip arrangement | |
| DE19845316A1 (en) | Stackable ball grid array (BGA) semiconductor casing | |
| DE102010036678A1 (en) | Multichip module and method for its production | |
| DE19742360A1 (en) | Stackable side-insulated semiconductor chip | |
| DE4338432B4 (en) | Semiconductor integrated circuit package, manufacturing method therefor, and assembly method therefor | |
| DE4230187A1 (en) | Component having conductors on lead on chip - comprises insulating film on semiconductor chip contg. projections | |
| DE102005001851A1 (en) | Multichip package has pad of one semiconductor chip electrically connected to spacer pad which is connected to substrate bonding pad | |
| DE102017218138B4 (en) | Device with substrate with conductive pillars and method of manufacturing the device | |
| DE112017001828T5 (en) | ELECTRICAL CONNECTOR BRIDGE | |
| DE102006000724A1 (en) | Electronic semiconductor unit, has semiconductor chip, cooling body, and passage contacts that are partly embedded into filling layer, where passage contacts are separated from cooling body through recesses | |
| DE4133598A1 (en) | STRAPLESS, SURFACE MOUNTABLE IC CHIP | |
| DE19781978B4 (en) | Integrated circuit package and method of making the same | |
| DE102010036812A1 (en) | Multi-chip module and method for its production | |
| DE102022210489A1 (en) | Mirror image chips on a common substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FG | Patent granted |
Effective date: 20201201 |