KR980010864A - 스마트카드의 패리티검출장치 - Google Patents

Abstract

본 발명은 스마트카드의 패리티 검출 장치에 관해 게시한다. 본 발명은 스마트카드와 데이터를 주고받는 통로인 SIO선과, 상기 SIO선에 연결되어 상기 스마트카드에서 송신한 데이터를 수신하는 SIO 버퍼와, 입력단이 상기 SIO 버퍼의 출력단에 연결되어 상기 SIO 버퍼 내의 데이터의 패리티 검출 결과 오류가 없으면 상기 SIO선을 논리 하이가 되게 하고 오류가 있으면 상기 SIO선을 일정 시간 동안 논리 로우 상태가 되게 하는 패리티 검출부 및 상기 SIO 버퍼의 출력단에 입력단이 연결되어 초기에는 상기 SIO선을 논리 하이가 되게 하고, 데이터에 오류가 발생했을 때 논리 로우 상태인 SIO선을 일정 시간이 지나면 논리 하이 상태가 되게 하는 제어부를 구비함으로써 SIO선을 일일이 송수신 모드로 변환할 필요가 없이 하드웨어로 간단히 데이터의 송수신을 수행할 수가 있다.

Description

스마트카드의 패리티검출장치

본 발명은 스마트카드(Smart card)의 패리티(parity) 검출 장치에 관한 것으로서, 특히 스마트카드가 송신한 데이터의 패리티 검출을 하드웨어적으로 간단히 수행할 수 있는 스마트카드의 패리티 검출 장치에 관한 것이다.

스마트카드와 스마트카드를 위한 통신 장치 예컨대, 단말기 사이의 통신 방식은 국제표준규격인 ISO7816-3에 규정되어있다. 이 규정에 따르면, 스마트카드의 통신 방식은 단방향 통신으로서 클럭과 비동기식으로 통신하는 반2중 비동기 직렬 통신(Half Duplex Asynchronous Serial Communication)방식이다. 즉 스마트카드가 송신하면 단말기는 수신하며, 반대로 단말기가 송신하면 스마트카드는 수신한다. 단말기와 스마트카드 사이의 송수신은 1개의 신호선 즉 SIO(Serial Input Output)선을 통해서 수행되며, 단말기는 스마트카드의 송수신 동작을 위해 전원전압(Vdd), 접지전압(GND), 리셋(Reset), 및 클럭(Clock) 신호를 스마트카드에 공급한다.

그리고 ISO7816-3의 통신 규정에 의하면 스마트카드의 패리티 신호는 우수 방식이다. 따라서 데이터비트의 논리 하이(high) 신호가 기수이면 패리티비트는 논리 하이가 되고 데이터비트의 논리 하이 신호가 우수이면 패리티비트는 논리 로우(low)가 된다.

제1도은 종래의 스마트카드의 송수신 방법을 도시한 흐름도이다. 구체적으로 설명하면, 초기에 SIO선은 수신 모드 상태이다(101단계). 즉, 단말기는 스마트카드로부터 데이터를 수신하기 위한 수신 대기 상태가 된다. 이 상태에서 스마트카드는 출발비트, 데이터비트 및 패리티비트를 포함하고 있는 데이터를 단말기로 송신한다(103단계). 상기 데이터의 송신이 완료되면 SIO선은 송신 모드로 전환한다(105단계). 단말기는 상기 데이터를 수신하자마자 데이터비트와 패리티비트를 검출하여 오류가 발생했는지의 여부를 판단한다(107단계).

만일 오류가 있으면 단말기는 논리 로우(low)의 신호를 스마트카드로 송신하고, 오류가 없으면 논리 하이(high)의 신호를 스마트카드로 송신한다(109단계). 스마트카드는 단말기로부터 논리 로우의 신호를 받으면 동일한 데이터를 재전송하고, 논리 하이의 신호를 받으면 다음 데이터를 송신한다.

상술한 바와 같이 종래의 스마트카드를 위한 통신 장치에 의하면 스마트카드로부터 단말기로 송신된 데이터의 오류 여부를 판단하는 방법이 소프트웨어적으로 수행된다. 즉, 데이터에 오류가 발생할 경우 이것을 스마트카드에 송신하기 위해 수신 모드로 되어있는 SIO선을 송신 모드로 변환하여 논리 로우 상태를 일정 시간 동안 송신한다. 그리고 스마트카드로부터 송신되는 데이터를 수신하기 위해서 SIO선을 다시 수신 모드로 변환하여야 한다. 이와 같이 빈번한 송수신 모드 변환을 수행하기 위해서는 소프트웨어가 복잡해지는 단점이 있다.

본 발명이 이루고자 하는 기술적 과제는 SIO선의 송수신 모드 변환을 간단히 수행할 수 있는 스마트카드의 패리티 검출 장치를 제공하는데 있다.

제1도는 종래의 스마트카드의 패리티 검출 방법을 도시한 흐름도.

제2도는 본 발명에 의한 스마트카드의 패리티 검출 장치의 일실시예를 도시한 도면.

제3도는 상기 제2도의 송수신 데이터의 구조를 도시한 도면.

제4도는 상기 제3도의 송수신 데이터에서 오류가 발생한 경우를 도시한 도면.

제5도는 본 발명에 의한 스마트카드의 패리티 검출 장치의 다른 실시예를 도시한 도면.

상기 과제를 이루기 위하여 본 발명은, 스마트카드와 데이터를 주고받는 통로인 SIO선과, 상기 SIO선에 연결되어 상기 스마트카드에서 송신한 데이터를 수신하는 SIO 버퍼와, 입력단이 상기 SIO 버퍼의 출력단에 연결되어 상기 SIO 버퍼 내의 데이터의 패리티 검출 결과 오류가 없으면 상기 SIO선을 논리 하이가 되게 하고 오류가 있으면 상기 SIO선을 일정 시간 동안 논리 로우 상태가 되게 하는 패리티 검출부 및 상기 SIO 버퍼의 출력단에 입력단이 연결되어 초기에는 상기 SIO선을 논리 하이가 되게 하고, 데이터에 오류가 발생했을 때 논리 로우 상태인 SIO선을 일정 시간이 지나면 논리 하이 상태가 되게 하는 제어부를 구비하는 스마트카드의 패리티 검출 장치를 제공한다.

바람직하기는, 상기 패리티 검출부는 상기 SIO 버퍼의 데이터의 각 비트를 입력으로 하는 EX-OR 게이트와, 상기 EX-OR 게이트의 출력단에 입력단의 일단이 연결되고 상기 제어부의 출력단에 입력단의 타단이 연결되며 출력단은 상기 SIO선에 연결된 낸드 게이트로 구성한다.

상기 과제를 이루기 위하여 본 발명은 또한, 스마트카드와 데이터를 주고받는 통로인 SIO선과, 상기 SIO선에 연결되어 상기 스마트카드에서 송신한 데이터를 수신하는 SIO 버퍼와, 입력단이 상기 SIO 버퍼의 출력단에 연결되어 상기 SIO 버퍼 내의 데이터의 패리티 검출 결과로서 오류 발생 신호 또는 정상 신호를 출력하는 중앙 처리 장치, 및 상기 SIO 버퍼의 출력단에 입력단의 일단이 연결되고 상기 중앙 처리 장치의 출력단에 입력단의 타단이 연결되어 초기에는 출력 신호가 논리 로우이고 10비트 데이터를 수신한 후에는 일정 시간 동안 출력 신호는 논리 하이 상태가 되고, 다시 출력 신호가 논리 로우 상태가 되는 제어부를 구비하는 스마트카드의 패리티 검출 장치를 제공한다.

상기 본 발명에 의하여 SIO선을 일일이 송수신 모드로 변환할 필요가 없이 하드웨어로 간단히 데이터의 송수신을 수행할 수가 있다.

이하, 실시예를 통하여 본 발명을 상세히 설명하기로 한다.

제2도는 본 발명에 의한 스마트카드의 패리티 검출 장치의 일 실시예를 도시한 도면이다. 제2도에 도시된 회로의 구조는 스마트카드의 데이터가 송수신되는 SIO선을 통해서 스마트카드(21)로부터 송신된 데이터를 수신하는 SIO 버퍼(23)와 및 상기 SIO 버퍼(23)의 출력단에 연결되어 스마트카드(21)로부터 송신된 데이터의 패리티를 검출하는 패리티 검출부 예컨대, 익스클루시브 오아(Exclusive-OR; 이하, EX-OR로 약함) 게이트(27)와, 상기 SIO 버퍼(23)의 출력을 입력으로하여 SIO 버퍼(23)가 데이터를 모두 수신하게되면 논리 하이 신호를 출력하는 10비트 SIO 수신 검사기(29) 및 상기 10비트 SIO 수신 검사기(29)의 출력을 입력으로하여 초기에는 출력 신호를 논리 로우 상태로 유지하다가 상기 SIO선에서 10비트를 모두 수신하면 논리 하이 신호를 출력하고 2[E.T.U] 동안 출력 신호를 논리 하이 상태로 출력하는 제어 로직(31)으로 구성된 제어부(25)와, 상기 제어부(25)의 출력단에 입력단의 일단이 연결되고 상기 EX-OR 게이트(29)의 출력단에 입력단의 타단이 연결되며 출력단은 상기 SIO선에 연결된 낸드 게이트(NAND Gate)(33) 및 상기 SIO선에 저항(35)을 통하여 전압을 공급하는 전원(Vcc)으로 구성되어있다.

제3도은 상기 제2도의 송수신 데이터의 구조를 도시한 도면이다. 제3도을 참조하여 제2도에 도시된 회로의 동작을 설명하기로 한다. 제3도의 t1동안에 스마트카드(21)는 SIO선을 통해서 SIO 버퍼(23)로 1비트의 출발비트, 8비트의 데이터비트 및 1비트의 패리티비트를 포함하고 있는 데이터를 송신한다. 다음 제3도의 t2동안에 SIO 버퍼(23)에서 수신한 데이터는 EX-OR 게이트(27)에서 그 데이터비트와 패리티비트가 비교되어 그 결과가 낸드 게이트(33)로 입력된다. 제3도의 t3동안에 낸드 게이트(33)의 출력에 의해 SIO선의 상태가 결정된다. t3동안에 제어부(25)의 출력 신호는 논리 하이이므로 데이터의 패리티 검출 결과 오류가 없으면 EX-OR 게이트(27)의 출력 신호는 논리 로우가 되어 낸드 게이트(33)의 출력을 논리 하이로 만들어서 SIO선은 논리 하이 상태가 되고 데이터의 패리티 검출 결과 오류가 발생하면 EX-OR 게이트(27)의 출력 신호는 논리 하이가 되어 낸드 게이트(33)의 출력을 논리 로우로 만들어서 제4도의 t3'와 같이 SIO선은 논리 로우 상태가 된다.

이 때 SIO선이 논리 로우 상태이면 스마트카드(21)는 동일한 데이터를 재전송하기 위한 준비를 한다. 그리고 t4동안에 제어부(25)의 출력 신호는 논리 로우가 되고 낸드 게이트(33)의 출력은 논리 하이가 되어 SIO선을 논리 하이 상태로 만든다. 이후에 스마트카드(21)는 동일한 데이터를 재전송하거나 아니면 다른 데이터를 SIO 버퍼(23)로 송신하게 된다.

이와 같이 제2도에 도시된 회로를 이용할 경우 SIO선을 송수신 모드로 변환시키지 않고도 데이터의 송수신이 수행된다. 상기 t2는 최대 0.5[E.T.U]이고, 상기 t3는 최소 1[E.T.U]에서 최대 2[E.T.U]이다. 1[E.T.U]는 1비트의 정보를 송수신하는데 걸리는 시간이다. 예를 들어 1초당 송신 또는 수신 정보가 9600비트라고 하면 1[E.T.U]는 (1/9600)=104[usec]가 된다.

제5도는 본 발명에 의한 스마트카드의 패리티 검출 장치의 다른 실시예를 도시한 도면이다. 제5도에 도시된 회로는 제2도와 유사하고 그 차이점은 제2도의 EX-OR 게이트(27)와 낸드 게이트(33) 대신에 각각 중앙처리장치(51)와 NMOS트랜지스터(53)를 사용하고 있다. 제5도중 제2도와 동일한 번호는 동일한 소자를 나타낸다.

제5도의 동작으로서는 SIO 버퍼(23)에서 수신한 데이터의 패리티 검출은 중앙처리장치(51)에서 소프트웨어적으로 수행되고 그 결과 오류가 발생하면 상기 제3도의 t3동안에 제어부(25)의 출력신호는 논리 하이가 되어 NMOS트랜지스터(53)를 턴온(turn-on)시키므로 SIO선은 논리 로우 상태가 된다. 즉, 제4도의 T3' 구간과 같이 된다. 만일 오류가 없으면 제어부(25)의 출력 신호는 논리 로우가 되어 NMOS트랜지스터(53)를 오프(off)시키고 따라서 SIO선은 논리 하이가 된다. 나머지 t1,t2,t4에서의 동작은 제2도와 동일하다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

상술한 바와 같이 본 발명에 의하면 스마트카드로부터 송신된 데이터의 패리티 검출을 하드웨어로 구성하여 수행함으로써 SIO선을 일일이 송수신 모드로 변환할 필요가 없이 하드웨어로 간단히 데이터의 송수신을 수행할 수가 있다.

Claims (3)

1. 스마트카드와 데이터를 주고받는 통로인 SIO선; 상기 SIO선에 연결되어 상기 스마트카드에서 송신한 데이터를 수신하는 SIO 버퍼; 입력단이 상기 SIO 버퍼의 출력단에 연결되어 상기 SIO 버퍼 내의 데이터의 패리티 검출 결과 오류가 없으면 상기 SIO선을 논리 하이가 되게 하고 오류가 있으면 상기 SIO선을 일정 시간 동안 논리 로우 상태가 되게 하는 패리티 검출부; 및 상기 SIO 버퍼의 출력단에 입력단이 연결되어 초기에는 상기 SIO선을 논리 하이가 되게 하고, 데이터에 오류가 발생했을 때 논리 로우 상태인 SIO선을 일정 시간이 지나면 논리 하이 상태가 되게 하는 제어부를 구비하는 것을 특징으로 하는 스마트카드의 패리티 검출 장치.
2. 제1항에 있어서, 상기 패리티 검출부는 상기 SIO 버퍼의 데이터의 각 비트를 입력으로 하는 EX-OR 게이트와, 상기 EX-OR 게이트의 출력단에 입력단의 일단이 연결되고 상기 제어부의 출력단에 입력단의 타단이 연결되며 출력단은 상기 SIO선에 연결된 낸드 게이트로 구성하는 것을 특징으로 하는 스마트카드의 패리티 검출 장치.
3. 스마트카드와 데이터를 주고받는 통로인 SIO선; 상기 SIO선에 연결되어 상기 스마트카드에서 송신한 데이터를 수신하는 SIO 버퍼; 입력단이 상기 SIO 버퍼의 출력단에 연결되어 상기 SIO 버퍼 내의 데이터의 패리티 검출 결과로서 오류 발생 신호 또는 정상 신호를 출력하는 중앙 처리 장치; 및 상기 SIO 버퍼의 출력단에 입력단의 일단이 연결되고 상기 중앙 처리 장치의 출력단에 입력단의 타단이 연결되어 초기에는 출력 신호가 논리 로우이고 10비트 데이터를 수신한 후에는 일정 시간 동안 출력 신호는 논리 하이 상태가 되고, 다시 출력 신호가 논리 로우 상태가 되는 제어부를 구비하는 것을 특징으로 하는 스마트카드의 패리티 검출 장치.

   ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.