KR970076828A - A sense amplifier circuit of a semiconductor memory device - Google Patents

A sense amplifier circuit of a semiconductor memory device Download PDF

Info

Publication number
KR970076828A
KR970076828A KR1019960015691A KR19960015691A KR970076828A KR 970076828 A KR970076828 A KR 970076828A KR 1019960015691 A KR1019960015691 A KR 1019960015691A KR 19960015691 A KR19960015691 A KR 19960015691A KR 970076828 A KR970076828 A KR 970076828A
Authority
KR
South Korea
Prior art keywords
emitter
voltage
amplifier circuit
sense amplifier
resistor
Prior art date
Application number
KR1019960015691A
Other languages
Korean (ko)
Other versions
KR100204315B1 (en
Inventor
김영태
박희철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960015691A priority Critical patent/KR100204315B1/en
Priority to TW086105940A priority patent/TW322636B/zh
Priority to GB9709255A priority patent/GB2312978A/en
Priority to DE19719316A priority patent/DE19719316A1/en
Priority to JP9120782A priority patent/JPH1064280A/en
Publication of KR970076828A publication Critical patent/KR970076828A/en
Application granted granted Critical
Publication of KR100204315B1 publication Critical patent/KR100204315B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Landscapes

  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)

Abstract

1.청구 범위에 기재된 발명이 속한 기술분야1. Technical field to which the invention described in the claims belongs

감지증폭회로의 에미터 커플 대칭 트랜지스터의 포화전압을 방지하기 위한 감지증폭회로에 관한 것이다.To a sense amplifier circuit for preventing a saturation voltage of an emitter-coupled symmetric transistor of a sense amplifier circuit.

2.발명이 해결하려고 하는 기술적 과제2. Technical Challenges to be Solved by the Invention

안정된 동작을 수행하기 위한 감지증폭회로를 제공함에 있다.And to provide a sense amplifier circuit for performing a stable operation.

3.발명의 해결방법의 요지3. The point of the solution of the invention

전류원에 대하여 바이어스되고 각각의 에미터들이 서로 접속되어, 한쌍의 입력라인에 유기되는 차등보상신호를 감지증폭하기 위한 에미터 커플 대칭 트랜지스터들을 가지는 감지증폭회로에 있어서, 상기 한쌍의 입력라인에 각각 접속되어 상기 에미터 커플 대칭 트랜지스터들의 포화전압 발생을 억제하기 위한 전압조절부를 포함하는 것을 요지로 한다.A sense amplifier circuit having emitter coupled symmetrical transistors biased with respect to a current source and each emitter connected to each other to sense and amplify a differential compensation signal induced in a pair of input lines, And a voltage regulator for suppressing saturation voltage generation of the emitter-coupled symmetric transistors.

4.발명의 중요한 용도4. Important Uses of the Invention

감지증폭회로에 적합하다.It is suitable for sense amplification circuit.

Description

반도체 메모리 장치의 감지증폭회로A sense amplifier circuit of a semiconductor memory device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제3도는 본 발명의 일실시예에 따른 감지증폭회로를 보인 도면, 제5도는 제3도에 따른 신호 파형을 보인 도면.FIG. 3 is a diagram showing a sense amplifier circuit according to an embodiment of the present invention, and FIG. 5 is a diagram showing signal waveforms according to FIG.

Claims (13)

전류원에 대하여 바이어스되고 각각의 에미터들이 서로 접속되어, 한쌍의 입력라인에 유기되는 차등보상 신호를 감지증폭하기 위한 에미터 커플 대칭 트랜지스터들을 가지는 감지증폭회로에 있어서; 상기 한쌍의 입력라인에 각각 접속되어 상기 에미터 커플 대칭 트랜지스터들의 포화전압 발생을 억제하기 위한 전압조절부들을 포함하는 것을 특징으로 하는 감지증폭회로.A sense amplifier circuit having emitter-coupled symmetrical transistors biased with respect to a current source and each emitter connected to each other to sense and amplify a differential compensation signal induced in a pair of input lines, the sense amplifier circuit comprising: And voltage regulators connected to the pair of input lines, respectively, for suppressing saturation voltage generation of the emitter-coupled symmetric transistors. 제1항에 있어서; 상기 전압조절부들은 상기 입력라인에 강하된 전원전압을 제공하기 위한 부하저항과, 그 강하된 전원전압에 응답하여 상기 전원전압을 상기 에미터 커플 대칭 트랜지스터들에 제공하기 위한 바이폴라 정션트랜지스터로 이루어짐을 특징으로 하는 감지증폭회로.The method of claim 1, further comprising: Wherein the voltage regulators comprise a load resistor for providing a source voltage dropped on the input line and a bipolar junction transistor for providing the source voltage in response to the dropped source voltage to the emitter coupled symmetrical transistors Featuring a sense amplifier circuit. 제1항에 있어서; 상기 차등보상신호는 메모리셀의 출력 데이타를 1차 감지증폭하는 블럭감지증폭회로의 출력신호임을 특징으로 하는 감지증폭회로.The method of claim 1, further comprising: Wherein the differential compensation signal is an output signal of a block sense amplifier circuit for primarily sensing and amplifying output data of a memory cell. 제1항에 있어서; 상기 한쌍의 입력라인은 인에이블 신호에 응답하여 미리 설정된 전류만큼 방전시키기 위한 전류원부와 접속되는 것을 특징으로 하는 감지증폭회로.The method of claim 1, further comprising: Wherein the pair of input lines are connected to a current source for discharging a predetermined current in response to an enable signal. 제4항에 있어서; 상기 전류원부는 상기 바이폴라 정션 트랜지스터의 에미터와 접지전압 사이에 채널이 직렬접속되는 모오스 트랜지스터임을 특징으로 하는 감지증폭회로.5. The method of claim 4, Wherein the current source unit is a MOS transistor in which a channel is connected in series between an emitter of the bipolar junction transistor and a ground voltage. 한쌍의 입력라인을 가지는 감지증폭회로에 있어서; 상기 한쌍의 입력라인 각각에 접속되고, 에미터 커플 대칭 트랜지스터들의 포화전압을 억제하기 위한 전압조절부들을 가짐을 특징으로 하는 감지증폭회로.1. A sense amplifier circuit having a pair of input lines; And voltage regulators connected to each of said pair of input lines for suppressing the saturation voltage of the emitter-coupled symmetric transistors. 제6항에 있어서; 상기 전압조절부들은 상기 입력라인에 강하된 전원전압을 제공하기 위한 제1저항과, 그 강하된 전원전압에 응답하여 상기 전원전압을 상기 에미터 커플 대칭 트랜지스터들에 제공하기 위한 제2저항을 가짐을 특징으로 하는 감지증폭회로.The method of claim 6, further comprising: The voltage regulators have a first resistor for providing a power supply voltage dropped on the input line and a second resistor for providing the power supply voltage to the emitter coupled symmetric transistors in response to the dropped power supply voltage The sense amplifier circuit comprising: 제6항에 있어서; 상기 한쌍의 입력라인은 메모리셀의 출력데이타를1차 감지증폭하는 블럭감지증폭호로의 출력전압이 기되는 것을 특징으로 하는 감지증폭회로.The method of claim 6, further comprising: Wherein the pair of input lines includes an output voltage to a block sense amplification circuit for primarily sensing and amplifying output data of a memory cell. 제6항에 있어서; 상기 입력라인은 인에이블 신호에 응답하여 미리 설정된 전류만큼 방전시키기 위한 전류 원부와 접속되는 것을 특징으로 하는 감지증폭회로.The method of claim 6, further comprising: Wherein the input line is connected to a current source for discharging a predetermined current in response to an enable signal. 제7항에 있어서; 상기 제1저항은 부하저항으로 이루어지고 그 저항값 만큼 상기 전원전압을 강하시키고, 상기 제2저항은 바이폴라 정션 트랜지스터로 이루어져 그 바이폴라 정션 트랜지스터의 에미터와 베이스 전압만큼 상기 전원전압을 강하시킴을 특징으로 하는 감지증폭회로.8. The method of claim 7, further comprising: Wherein the first resistor comprises a load resistor and drops the power supply voltage by a resistance value thereof and the second resistor comprises a bipolar junction transistor to drop the power supply voltage by an emitter and a base voltage of the bipolar junction transistor, Gt; 제9항에 있어서; 상기 전류원부는 상기 제2저항과 상기 에미터 커플 대칭 트랜지스터의 베이스단과 공통 접속되고, 그 공통접속된 노드와 접지전압 사이에 채널이 직렬접속된 모오스 트랜지스터임을 특징으로 하는 감지증폭회로.10. The method of claim 9, Wherein the current source unit is a MOSFET connected in common to the second resistor and the base end of the emitter-coupled symmetric transistor, and the channel is connected in series between the commonly connected node and the ground voltage. 입력되는 차등보상신호를 감지증폭하기 위한 에미터 커플 대칭 트랜지스터들을 가지는 감지증폭회로에 있어서; 상기 차등보상신호가 유기되는 한쌍의 입력라인에 각각 접속되어, 그 입력라인에 1차 강하된 전원전압을 제공하기 위한 제1저항부와; 그 제1저항부의 일단과 접속되어, 상기 1차 강하된 전원전압에 응답하여, 2차 강하된 전원전압을 상기 에미터 커플 대칭 트랜지스터들의 베이스단으로 각기 제공하는 제2저항부를 포함하는 것을 특징으로 하는 감지증폭회로.CLAIMS 1. A sense amplifier circuit having emitter-coupled symmetric transistors for sensing and amplifying an input differential compensation signal, the sense amplifier circuit comprising: A first resistive part connected to each of the pair of input lines to which the differential compensation signal is induced, for providing a first dropped power supply voltage to the input line; And a second resistor connected to one end of the first resistor and providing a second lowered power supply voltage to the base end of the emitter coupled transistors in response to the first lowered power supply voltage, Sense amplifier circuit. 제12항에 있어서; 상기 제2저항부는 바이폴라 정션 트랜지스터이고, 그의 에미터와 접지전압단 사이에는 외부신호에 의해 게이팅되는 엔형 트랜지스터들로 이루어지는 것을 특징으로 하는 감지증폭회로.The method as claimed in claim 12, Wherein the second resistor portion is a bipolar junction transistor, and between the emitter and the ground voltage terminal is gated by an external signal. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.
KR1019960015691A 1996-05-11 1996-05-11 Sense amplifier of memory device KR100204315B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960015691A KR100204315B1 (en) 1996-05-11 1996-05-11 Sense amplifier of memory device
TW086105940A TW322636B (en) 1996-05-11 1997-05-05
GB9709255A GB2312978A (en) 1996-05-11 1997-05-07 A sense amplifier for a semiconductor memory
DE19719316A DE19719316A1 (en) 1996-05-11 1997-05-08 Scan amplification circuit of a semiconductor memory device
JP9120782A JPH1064280A (en) 1996-05-11 1997-05-12 Sensing amplification circuit of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015691A KR100204315B1 (en) 1996-05-11 1996-05-11 Sense amplifier of memory device

Publications (2)

Publication Number Publication Date
KR970076828A true KR970076828A (en) 1997-12-12
KR100204315B1 KR100204315B1 (en) 1999-06-15

Family

ID=19458442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015691A KR100204315B1 (en) 1996-05-11 1996-05-11 Sense amplifier of memory device

Country Status (5)

Country Link
JP (1) JPH1064280A (en)
KR (1) KR100204315B1 (en)
DE (1) DE19719316A1 (en)
GB (1) GB2312978A (en)
TW (1) TW322636B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264075B1 (en) 1997-06-20 2000-08-16 김영환 Bit line charge sense amplifier

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598412B2 (en) * 1987-07-10 1997-04-09 株式会社日立製作所 Semiconductor storage device
US4991141A (en) * 1990-02-08 1991-02-05 Texas Instruments Incorporated Sense amplifier and method for sensing the outputs of static random access memory cells

Also Published As

Publication number Publication date
DE19719316A1 (en) 1997-11-13
GB9709255D0 (en) 1997-06-25
KR100204315B1 (en) 1999-06-15
GB2312978A (en) 1997-11-12
JPH1064280A (en) 1998-03-06
TW322636B (en) 1997-12-11

Similar Documents

Publication Publication Date Title
JPS5934656A (en) Sense amplifier for semiconductor storage device
JPH06244693A (en) Mosfet switch circuit
CN100481716C (en) Bias circuit and control circuit thereof
KR900017037A (en) Semiconductor memory device
US4339677A (en) Electrically variable impedance circuit with feedback compensation
KR950004527A (en) Semiconductor memory device
KR870005390A (en) Semiconductor Memory with Amplifiers with Bipolar Transistors
KR960035629A (en) Sensing Amplifier Circuit of Semiconductor Memory Device
KR870001504A (en) Current meter circuit
US6456161B2 (en) Enhanced slew rate in amplifier circuits
US6664856B2 (en) Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit
US6812678B1 (en) Voltage independent class A output stage speedup circuit
CN1208276A (en) Constant current circuit with small output current fluctuation
KR970076828A (en) A sense amplifier circuit of a semiconductor memory device
JPH0580164B2 (en)
KR970063248A (en) Semiconductor memory, device, signal amplification method, method and apparatus for controlling pass transistor
JP6666716B2 (en) Temperature detection circuit and circuit device using the same
KR910014944A (en) Semiconductor integrated circuit device
JPH05235658A (en) Amplifier
JP3644156B2 (en) Current limit circuit
KR970077970A (en) Differential amplifier
US7279976B1 (en) Differential amplifier with controlled common mode output voltage
JPH08331757A (en) Overcurrent limiting circuit
KR970004329A (en) Start-up Circuit Using Active Device
KR920701979A (en) Sense Amplifier Control Circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060207

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee