KR970072452A - Nonvolatile semiconductor memory device and manufacturing method thereof - Google Patents

Nonvolatile semiconductor memory device and manufacturing method thereof Download PDF

Info

Publication number
KR970072452A
KR970072452A KR1019960013910A KR19960013910A KR970072452A KR 970072452 A KR970072452 A KR 970072452A KR 1019960013910 A KR1019960013910 A KR 1019960013910A KR 19960013910 A KR19960013910 A KR 19960013910A KR 970072452 A KR970072452 A KR 970072452A
Authority
KR
South Korea
Prior art keywords
forming
gate electrode
conductive film
semiconductor substrate
oxide film
Prior art date
Application number
KR1019960013910A
Other languages
Korean (ko)
Other versions
KR100213199B1 (en
Inventor
손문
안근옥
정칠희
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960013910A priority Critical patent/KR100213199B1/en
Publication of KR970072452A publication Critical patent/KR970072452A/en
Application granted granted Critical
Publication of KR100213199B1 publication Critical patent/KR100213199B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection

Abstract

제작이 용이하고, 오염의 증가를 방지할 수 있는 불휘발성 반도체 기억 장치를 제공한다. 본 발명은 워드라인이 부유 게이트 전극 및 제어 게이트 전극 사이에 절연막을 매개로 이층 구조를 가지는 불휘발성 반도체 기억장치에 있어서, 선택 트랜지스터는 단일층 구조의 게이트 전극을 가진다. 따라서, 본 발명의 불휘발성 반도체 기억장치는 종래와 달리 상기 선택 틀랜지스터의 게이트 전극이 제어 게이트 전극의 단일층으로 형성되어 종래에 버팅 접촉창을 형성하기 위하여 필요하던 영역을 감소시켜서 집적도를 향상시킬 수 있고, 공정을 단순화하는 효과를 가진다.A nonvolatile semiconductor memory device which is easy to manufacture and can prevent an increase in contamination. The present invention is a nonvolatile semiconductor memory device in which a word line has a two-layer structure via an insulating film between a floating gate electrode and a control gate electrode, and the select transistor has a gate electrode of a single layer structure. Accordingly, the nonvolatile semiconductor memory device of the present invention is different from the prior art in that the gate electrode of the selection transistor is formed as a single layer of the control gate electrode, thereby reducing the area conventionally required for forming the butting contact window, And has the effect of simplifying the process.

Description

불휘발성 반도체 기억장치 및 그 제조 방법Nonvolatile semiconductor memory device and manufacturing method thereof

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제4도는 본 발명에 의하여 제작이 용이한 구조를 가지는 불휘발성 반도체 기억 장치를 보여주는 단면도이다.FIG. 4 is a cross-sectional view showing a nonvolatile semiconductor memory device having a structure easy to manufacture by the present invention.

Claims (4)

워드 라인이 부유게이트 전극 및 제어 게이트 전극 사이에 절연막을 매개로 이층 구조를 가지는 불휘발성 반도체 기억 장체에 있어서, 반도체 기판; 상기 반도체 기판 상의 활성영역을 한정하는 소자 분리 영역; 상기 활성 영역의 기억 셀 영역에서 상기 반도체 기판 위에 제1절연막을 매개로 형성된 부유 게이트 전극 및 상기 부유 게이트 전극위에 제2절연막을 매개로 형성된 제어 게이트 전극으로 형성된 트랜지스터; 및 단일층 구조의 게이트 전극을 가지는 선택 트랜지스터를 포함하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.1. A nonvolatile semiconductor memory comprising a word line having a two-layer structure between an floating gate electrode and a control gate electrode via an insulating film, the nonvolatile semiconductor memory comprising: a semiconductor substrate; An element isolation region defining an active region on the semiconductor substrate; A transistor formed on the semiconductor substrate in a memory cell region of the active region, the floating gate electrode being formed through a first insulating film and the control gate electrode formed on the floating gate electrode via a second insulating film; And a selection transistor having a gate electrode of a single layer structure. 반도체 기판에 활성 영역을 한정하는 소자 분리 영역을 형성하는 단계; 상기 활성 영역에 터널 산화막을 형성하는 단계; 상기 터널 산화막을 포함하는 반도체 기판의 전면에 제 1도전막을 형성하는 단계; 상기 제1도전막을 사진 식각하여 셀 어레이 영역에서 각 스트링 단위로 서로 분리된 제1도전막 패턴을 형성하는 단계; 상기 제1도전막 패턴을 포함하는 반도체 기판의 전면에 절연막을 형성하는 단계; 사진 식각 공정으로 상기 제1도전막 패턴을 감싸는 절연막 패턴을 형성하며, 주변 회로 영역 및 선택 트랜지스터가 형성되는 부분의 상기 활성영역을 노출하는 단계; 상기 결과물의 전면에 제1게이트 산화막을 형성하는 단계; 주변 회로 영역의 일부분에서 상기 제1게이트 산화막을 식각하는 단계; 상기 결과물의 전면에 제2게이트 산화막을 형성하는 단계; 상기 제2게이트 산화막을 포함하는 반도체 기판의 전면에 제2도전막을 형성하는 단계; 사진 식각 공정을 이용하여 상기 제1도전막 패턴 부분에 제어 게이트 전극 및 부유 게이트 전극을 형성하는 단계; 및 사진 식각 공정을 이용하여 상기 제2도전막으로 주변 회로 영역 및 선택 트랜지스터의 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 불휘발성 반도체 기억 장치의 제조 방법.Forming an element isolation region in the semiconductor substrate to define an active region; Forming a tunnel oxide film on the active region; Forming a first conductive film on the entire surface of the semiconductor substrate including the tunnel oxide film; Forming a first conductive film pattern separated from each other in a string array in the cell array region by photoetching the first conductive film; Forming an insulating film on the entire surface of the semiconductor substrate including the first conductive film pattern; Forming an insulating film pattern surrounding the first conductive film pattern by a photolithography process, exposing the active region of the peripheral circuit region and a portion where the select transistor is formed; Forming a first gate oxide film on the entire surface of the resultant product; Etching the first gate oxide film in a portion of the peripheral circuit region; Forming a second gate oxide film on the entire surface of the resultant product; Forming a second conductive film on the entire surface of the semiconductor substrate including the second gate oxide film; Forming a control gate electrode and a floating gate electrode on the first conductive film pattern portion using a photolithography process; And forming a peripheral circuit region and a gate electrode of the selection transistor with the second conductive film using a photolithography process. 제2항에 있어서, 상기 절연막은 실리콘 산화막 및 실리콘 질화막을 포함하는 다층으로 형성하는 것을 특징으로 하는 불휘발성 반도체 기억 장치의 제조 방법.3. The method of manufacturing a nonvolatile semiconductor memory device according to claim 2, wherein the insulating film is formed as a multilayer including a silicon oxide film and a silicon nitride film. 반도체 기판에 활성 영역을 한정하는 소자 분리 영역을 형성하는 단계; 상기 활성 영역에 터널 산화막을 형성하는 단계; 상기 터널 산화막을 포함하는 반도체 기판의 전면에 제1도전막을 형성하는 단계; 상기 제1도전막을 사진 식각하여 상기 소자 분리 영역에 각 스트링을 분리하기 위한 분리 패턴을 형성하는 단계; 상기 제1도전막 패턴을 포함하는 반도체 기판의 전면에 절연막을 형성하는 단계; 상기 제1도전막 및 상기 절연막을 사진 식각하여 상기 셀 어레이 영역에서 각 스트링 단위로 서로 분리된 제1도전막 패턴을 형성하여, 주변 회로 영역 및 선택 트랜지스터가 형성되는 부분의 상기 활성 영역을 노출하는 단계; 상기 결과물의 전면에 제1게이트 산화막을 형성하는 단계; 주변 회로 영역의 일부분에서 상기 제1게이트 산화막을 식각하는 단계; 상기 결과물의 전면에 제2게이트 산화막을 형성하는 단계; 상기 제2게이트 산화막을 포함하는 반도체 기판의 전면에 제2도전막을 형성하는 단계 ; 사진 식각 공정을 이용하여 상기 제1도전막 패턴 부분에 제어 게이트 전극 및 부유게이트 전극을 형성하는 단계; 및 사진 식각 공정을 이용하여 상기 제2도전막으로 주변 회로 영역 및 선택 트랜지스터의 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 불휘발성 반도체 기억 장치의 제조 방법.Forming an element isolation region in the semiconductor substrate to define an active region; Forming a tunnel oxide film on the active region; Forming a first conductive film on the entire surface of the semiconductor substrate including the tunnel oxide film; Forming a separation pattern for separating each string into the element isolation region by photo-etching the first conductive film; Forming an insulating film on the entire surface of the semiconductor substrate including the first conductive film pattern; The first conductive film and the insulating film are photolithographically etched to form a first conductive film pattern separated from each other in units of strings in the cell array region to expose the active region in a peripheral circuit region and a portion where the select transistor is formed step; Forming a first gate oxide film on the entire surface of the resultant product; Etching the first gate oxide film in a portion of the peripheral circuit region; Forming a second gate oxide film on the entire surface of the resultant product; Forming a second conductive film on the entire surface of the semiconductor substrate including the second gate oxide film; Forming a control gate electrode and a floating gate electrode on the first conductive film pattern portion using a photolithography process; And forming a peripheral circuit region and a gate electrode of the selection transistor with the second conductive film using a photolithography process. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.
KR1019960013910A 1996-04-30 1996-04-30 Fabrication method of a non-volatile semiconductor memory device KR100213199B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960013910A KR100213199B1 (en) 1996-04-30 1996-04-30 Fabrication method of a non-volatile semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960013910A KR100213199B1 (en) 1996-04-30 1996-04-30 Fabrication method of a non-volatile semiconductor memory device

Publications (2)

Publication Number Publication Date
KR970072452A true KR970072452A (en) 1997-11-07
KR100213199B1 KR100213199B1 (en) 1999-08-02

Family

ID=19457395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013910A KR100213199B1 (en) 1996-04-30 1996-04-30 Fabrication method of a non-volatile semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100213199B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593749B1 (en) 2004-10-29 2006-06-28 삼성전자주식회사 Method for manufacturing flash memory device and flash memory device manufactured thereby
KR101458957B1 (en) 2008-06-17 2014-11-10 삼성전자주식회사 Selection transistor and method of fabricating the same

Also Published As

Publication number Publication date
KR100213199B1 (en) 1999-08-02

Similar Documents

Publication Publication Date Title
KR970008663A (en) Semiconductor memory device and manufacturing method thereof
KR970077744A (en) Thin film transistor and manufacturing method thereof
KR960036027A (en) Nonvolatile Memory Device and Manufacturing Method Thereof
KR910015056A (en) Semiconductor integrated circuit device and manufacturing method thereof
KR970063731A (en) High-voltage transistor and method of manufacturing the same
KR950034731A (en) Manufacturing method of nonvolatile semiconductor memory device
KR960036095A (en) Nonvolatile semiconductor memory device and manufacturing method thereof
KR19990072522A (en) Semiconductor device and method of manufacturing the same
KR960012520A (en) Nonvolatile Semiconductor Device with Sidewall Dividing Gate as Compensation for Over-Operation Operation
KR900010795A (en) Semiconductor nonvolatile memory and manufacturing method
KR970072452A (en) Nonvolatile semiconductor memory device and manufacturing method thereof
KR970024206A (en) A method for manufacturing a capacitor of a semiconductor memory device.
KR970013382A (en) Nonvolatile Semiconductor Memory Device and Manufacturing Method Thereof
KR920017256A (en) Manufacturing method of semiconductor integrated circuit
KR930011246A (en) Semiconductor device and manufacturing method
KR930014995A (en) Manufacturing method of nonvolatile memory
US20060138559A1 (en) Flash memories having at least one resistance pattern on gate pattern and methods of fabricating the same
KR970072441A (en) Method for manufacturing memory cell of nonvolatile memory device
US6228723B1 (en) Method for forming split gate non-volatile memory cells without forming a conductive layer on a boundary region between a memory cell array and peripheral logic
KR940022796A (en) Transistor Isolation
KR0165344B1 (en) Method of element isolation on a non-volatile memory device
KR960015924A (en) Manufacturing method of nonvolatile semiconductor memory device
KR960703270A (en) How to remove the poly end cap rounding effect (METHOD OF ELIMINATING POLY END CAP ROUNDING EFFECT)
KR960015923A (en) Manufacturing method of nonvolatile semiconductor memory device
KR970054130A (en) Method of forming pad layer in semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee