Claims (6)
섹터소거 또는 칩소거 명령에 따라 소거동작을 시행한 후 섹터 또는 칩의 데이타 정보를 각각 구분하여 래치회로에 저장하도록 하는 단계와, 섹터소거확인 및 칩소거확인 명령에 따라 소거된 섹터 또는 칩의 데이타 정보를 확인하도록 하는 단계로 이루어지는 것을 특징으로 하는 플래쉬 메모리셀의 소거방법.A step of erasing data in accordance with a sector erase or chip erase command and storing the data information of a sector or a chip in a latch circuit; And erasing the flash memory cell.
제1항에 있어서, 상기 소거된 섹터 또는 소거된 칩의 데이타 정보를 래치회로에 저장하도록 하는 방법은 제1 및 제2래치회로와 확인하고자 하는 섹터 어드레스를 모두 리셋시킨 후 칩소거 명령의 입력여부를 확인하는 단계와, 상기 입력되는 소거명령이 칩소거명령으로 확인되면 제1래치회로를 셋트시키는 단계와, 상기 입력되는 소거명령이 칩소거 명령으로 확인되지 않으면 섹터소거 명령의 입력여부를 확인하는 단계와, 섹터소거명령의 입력으로 확인되지 않으면 제1래치회로에 저장된 데이타가 하이상태로 저장되었는지를 확인하는 단계와, 섹터소거명령의 입력으로 확인되면 제1클럭신호가 하이엣지상태로 될때 섹터소거 동작을 실시한후 제1래치회로에 저장하고 제1래치회로에 저장된 데이타가 하이 상태로 저장되었는지를 확인하는 단계와, 상기 제1래치회로에 저장된 데이타가 하이상태로 저장되었으면 상기 칩소거 명령의 입력여부를 확인하는 단계로 복귀하여 섹터소거 동작을 반복 시행하는 단계와, 상기 제1래치회로에 저장된 데이타가 로우상태로 저장되었으면 제1래치회로에 저장된 데이타를 제1클럭신호가 로우엣지상태로 될때 제2래치회로로 저장하는 단계로 이루어지는 것을 특징으로 하는 플래쉬 메모리셀의 소거방법.2. The method of claim 1, wherein the data information of the erased sector or the erased chip is stored in the latch circuit, wherein after resetting the first and second latch circuits and the sector address to be checked, A step of setting a first latch circuit if the input erase command is confirmed by a chip erase command, and a step of confirming whether or not a sector erase command is input if the input erase command is not confirmed by a chip erase command Determining whether the data stored in the first latch circuit is stored in the high state if the input of the sector erase command is not confirmed; After performing the erase operation, storing in the first latch circuit and confirming whether the data stored in the first latch circuit is stored in the high state, If the data stored in the first latch circuit is stored in a high state, returning to the step of confirming whether or not the chip erase command is input, repeatedly performing a sector erase operation; and storing data stored in the first latch circuit in a low state And storing the data stored in the first latch circuit in the second latch circuit when the first clock signal becomes the low-edge state.
제1항에 있어서, 상기 소거된 섹터 또는 소거된 칩의 데이타 정보를 확인하도록 하는 방법은 소거확인종료 및 소거확인동작 명령을 로우상태로 하고 확인하고자 하는 섹터어드레스를 하이상태로 한 후 입력되는 외부 명령이 하이상태로 될 때까지 내부명령과 비교하는 단계와, 상기 입력되는 외부명령이 하이 상태일 경우에는 확인하고자 하는 섹터 어드레스의 데이타와 제2래치회로에 저장된 데이타가 서로 동일한 데이타인지를 확인하는 단계와, 상기 두 데이타가 동일하지 않을 경우에는 소거확인동작 명령을 로우상태로 한후 확인하고자 하는 섹터어드레스를 증가시키는 단계와, 상기 두 데이타가 동일한 경우에는 소거확인동작 명령을 하이상태로 한 후 확인하고자 하는 섹터어드레스의 데이타가 로우 엣지상태로 변화되는지를 확인하는 단계와, 상기 섹터 어드레스의 데이타가 로우 엣지상태로 확인되지 않으면 상기 소거확인동작 명령을 하이상태로 하는 단계로 복귀하여 소거확인동작을 반복 시행하는 단계와, 상기 확인하고자 하는 섹터 어드레스의 데이타가 로우엣지 상태로 확인되면 확인하고자 하는 섹터어드레스를 증가시켜 확인하고자 하는 섹터어드레스가 최종 확인 섹터 어드레스인지를 확인하는 단계와, 상기 확인하고자 하는 섹터어드레스가 최종 확인 섹터 어드레스가 아닌 경우에는 상기 확인하고자 하는 섹터 어드레스의 데이타와 제2래치회로에 자장된 데이타가 서로 동일한 데이타인지를 확인하는 단계로 복귀하여 섹터 소거동작을 반복 시행하는 단계와, 상기 확인하고자 하는 섹터어드레스가 최종 확인 섹터 어드레스로 확인될 경우에는 소거확인 명령을 로우 상태로 하여 모든 섹터소거 및 확인동작을 종료하는 단계로 이루어지는 것을 특징으로 하는 플래쉬 메모리셀의 소거방법.The method as claimed in claim 1, wherein the erased sector or the erased chip data information is checked by setting the erase confirmation end and erase verify operation command to the low state, Comparing the data of the sector address to be checked and the data stored in the second latch circuit with each other if the input external command is in a high state; Increasing the sector address to be checked after the erase confirmation operation command is set to a low state if the two data are not identical to each other; Confirming whether data of a sector address to be changed is changed to a low-edge state, If the data of the sector address is not determined to be in a low edge state, returning to the step of bringing the erase verify operation command to a high state and repeatedly performing an erase verify operation; and if the data of the sector address to be confirmed is in a low edge state Determining whether a sector address to be checked is a last checking sector address by increasing a sector address to be checked if it is determined that the sector address to be verified is not a last checking sector address; And checking whether the data written in the first latch circuit and the data written in the second latch circuit are the same data, and repeatedly performing the sector erase operation; and if the sector address to be verified is confirmed as the last confirmed sector address, To a low state Erasing method of a flash memory cell, characterized in that comprising the step of the end all sector erase and verify operation.
어드레스 버퍼 블럭을 통해 패드로부터 입력되는 어드레스에 따라 섹터소거명령, 칩소거명령, 제1클럭신호 및 제2클럭신호에 의해 섹터 및 칩의 정보를 저장하도록 하는 래치회로 블럭과, 외부 클럭신호, 어드레스 및 섹터의 정보를 입력으로 하며 섹터소거 확인 어드레스 또는 칩소거 확인 어드레스에 따라 섹터 또는 칩의 정보를 확인하도록 하는 섹터소거 확인 블럭으로 구성된 것을 특징으로 하는 플래쉬 메모리셀의 소거 확인회로.A latch circuit block for storing sector and chip information by a sector erase command, a chip erase command, a first clock signal and a second clock signal in accordance with an address input from a pad through an address buffer block, And a sector erase verification block for receiving the sector information and the sector erase verify address or the chip erase verify address to confirm sector or chip information according to the chip erase verify address or the chip erase verify address.
제4항에 있어서, 상기 래치회로 블럭은 패드로부터 입력되는 어드레스를 입력으로 하는 어드레스 먹싱회로와, 섹터소거 동작시에는 제1클럭신호의 입력에 따라 상기 어드레스 먹싱 회로로부터 출력되는 데이타를 저장하도록 하며, 칩소거 동작시에는 칩소거 명령에 의해 세트되는 제1래치회로 블럭과, 상기 섹터소거 동작시 상기 제1래치회로 블럭에 소거된 섹터의 저장이 끝나면 상기 제1클럭신호에 의해 상기 제1래치회로 블럭에 저장된 데이타가 이동하여 저장되도록 하며, 상기 칩소거 동작시에는 제2클럭신호에 의해 데이타를 저장하도록 하고, 데이타 프로텍션 블럭에서 프로텍션된 섹터의 소거동작을 막기 위해 프로텍션 신호를 입력으로 하는 제2래치회로 블럭과, 상기 제2래치회로 블럭의 데이타 및 소거명령을 각각 입력으로 하는 소거된 섹터 검출회로로 구성된 것을 특징으로 하는 플래쉬 메모리셀의 소거 확인회로.5. The semiconductor memory device according to claim 4, wherein the latch circuit block includes an address mux circuit for receiving an address input from a pad, and a data latch circuit for storing data output from the address mux circuit in response to an input of a first clock signal during a sector erase operation A first latch circuit block which is set by a chip erase command during a chip erase operation and a first latch circuit block which is set by a chip erase command when the sector is erased in the first latch circuit block in the sector erase operation, And a controller for storing data in a circuit block and storing data by a second clock signal during the chip erase operation and for inputting a protection signal in order to prevent an erase operation of a sector protected by the data protection block, 2 latch circuit block and a second latch circuit block having data and erase commands of the second latch circuit block, And a detection circuit for detecting the erase state of the flash memory cell.
제4항에 있어서, 상기 섹터소거 확인 블럭은 어드레스, 외부 클럭펄스신호 및 소거 확인동작을 지속적으로 시행하기 위한 소거신호를 각각 입력으로 하는 제1콘트롤회로와, 상기 어드레스 입력에 따라 제1콘트롤회로에서 출력되는 클럭펄스신호를 입력으로 하는 카운터 블럭과, 상기 카운터 블럭의 출력신호인 섹터 확인 어드레스 및 섹터 어드레스를 각각 입력으로 하여 섹터 어드레스를 출력하도록 하는 제2콘트롤 회로와, 상기 카운터 블럭의 출력신호인 섹터 확인 어드레스를 입력으로 하여 확인하고자 하는 섹터를 선택적으로 출력하도록 하는 먹싱블럭과, 상기 먹싱블럭의 출력신호인 섹터 확인 어드레스 및 섹터 선택신호를 각각 입력으로 하여 지속적인 섹터 확인신호를 출력하도록 하는 데이타 검출회로로 구성된 것을 특징으로 하는 플래쉬 메모리셀의 소거 확인회로.The semiconductor memory device according to claim 4, wherein the sector erase verify block comprises a first control circuit having an address, an external clock pulse signal, and an erase signal for continuously performing an erase verify operation, A second control circuit for inputting a sector check address and a sector address, which are output signals of the counter block, to output a sector address, a second control circuit for outputting a sector address, A sector address and a sector select signal, and a data input unit for inputting a sector check address and a sector select signal as output signals of the mux block, And a detection circuit Mori cell erase verify circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.