KR970067387A - 금속간 유전체를 갖는 반도체 장치와 그 제조 방법 - Google Patents
금속간 유전체를 갖는 반도체 장치와 그 제조 방법 Download PDFInfo
- Publication number
- KR970067387A KR970067387A KR1019970009781A KR19970009781A KR970067387A KR 970067387 A KR970067387 A KR 970067387A KR 1019970009781 A KR1019970009781 A KR 1019970009781A KR 19970009781 A KR19970009781 A KR 19970009781A KR 970067387 A KR970067387 A KR 970067387A
- Authority
- KR
- South Korea
- Prior art keywords
- fluorinated
- introducing
- parylene
- semiconductor device
- dielectric material
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Semiconductor Integrated Circuits (AREA)
- Organic Insulating Materials (AREA)
Abstract
제1 및 제2 상호 접속 레벨(14와 16)을 포함하는 반도체 장치가 기술된다. 혼합 폴리머 금속간 유전체(46,48및 50)이 도전 소자(22,24,26,36 및 38)을 각각 분리시키는데 사용된다. 금속간 유전체 바디(46,48 및 50)은 불화 및 비-불화 파릴렌의 혼합물을 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
Claims (12)
- 유전 물질에 있어서, 불화 파릴렌; 및 비-불화 파릴렌을 포함하는 것을 특징으로 하는 유전 물질.
- 유전 물질을 형성하기 위한 공정에 있어서, 파릴렌 다이머를 승화하는 단계; 반응성 모노머를 반응성 불화 처리제에 노출시키는 단계; 및 폴리머 유전 물질을 형성하도록 낮은 온도에서 불화 및 비-불화 파릴렌 모노머의 혼합물을 기판 표면 위에 피착시키는 단계를 포함하는 것을 특징으로 하는 유전 물질 형성 과정.
- 반도체 장치에 있어서, 서로 이웃해서 배열된 제1 및 제2 가늘고 긴 금속 도전체; 및 제1 및 제2금속 도전체 사이에 배열되고 불화 비-불화 파릴렌 폴리머 물질의 혼합물을 포함하는 가늘고 긴 금속간 유전체 바디를 포함하는 것을 특징으로 하는 반도체 장치.
- 제3항에 있어서, 금속간 유전 물질이 불화 처리제를 파릴렌 모노머와 함께 히터에 도입시킴으로써 형성되는 것을 특징으로 하는 반도체 장치.
- 제4항에 있어서, 불화 처리제가 코발트 불화물을 포함하는 것을 특징으로 하는 반도체 장치.
- 제4항에 있어서, 불화 처리제가 포타슘 불화물을 포함하는 것을 특징으로 하는 반도체 장치.
- 제4항에 있어서, 불화 처리제가 수소 불화물을 포함하는 것을 특징으로 하는 반도체 장치.
- 반도체 장치를 형성하는 방법에 있어서, 서로 일정 간격을 두고 배치된 제1 및 제2가늘고 긴 도전 소자들을 형성하는 단계; 및 불화 및 비-불화 파릴렌의 혼합물을 포함하는 금속간 유전 물질을 제1 및 제2도전 소자 사이에 피착시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 형성 방법.
- 제8항에 있어서, 금속간 유전체를 피착시키는 단계가 파릴렌 다이머 소스로부터 다이머 기체를 승화시키는 단계; 다이머 내에서 모너머를 분리시키도록 다이머 기체를 가열하는 단계; 불화 처리제를 분리된 모노머에 도입하는 단계; 및 제1 및 제2도전 소자들 사이의 표면 위에 불화 함유 약품과 분리된 모노머의 혼합물을 응축시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 형성 방법.
- 제9항에 있어서, 불화 처리제를 도입시키는 단계가 포타슘 불화물 소스를 도입시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 형성 방법.
- 제9항에 있어서, 불화 처리제를 도입시키는 단계가 수소 불화물 소스를 도입시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 형성 방법.
- 제9항에 있어서, 불화 처리제를 도입시키는 단계가 코발트 불화물 소스를 도입시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1389296P | 1996-03-22 | 1996-03-22 | |
US60/013,892 | 1996-03-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970067387A true KR970067387A (ko) | 1997-10-13 |
Family
ID=21762362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970009781A KR970067387A (ko) | 1996-03-22 | 1997-03-21 | 금속간 유전체를 갖는 반도체 장치와 그 제조 방법 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0809291B1 (ko) |
JP (1) | JPH1041473A (ko) |
KR (1) | KR970067387A (ko) |
DE (1) | DE69737542T2 (ko) |
TW (1) | TW346660B (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3199006B2 (ja) * | 1997-11-18 | 2001-08-13 | 日本電気株式会社 | 層間絶縁膜の形成方法および絶縁膜形成装置 |
JP2000003909A (ja) * | 1998-06-15 | 2000-01-07 | Kishimoto Sangyo Co Ltd | 半導体デバイス用絶縁膜および半導体デバイス |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6437872A (en) * | 1987-08-04 | 1989-02-08 | Seiko Epson Corp | Nonvolatile memory |
EP0601323A1 (en) * | 1992-12-10 | 1994-06-15 | International Business Machines Corporation | Integrated circuit chip composite |
US5373627A (en) * | 1993-11-23 | 1994-12-20 | Grebe; Kurt R. | Method of forming multi-chip module with high density interconnections |
KR950034610A (ko) * | 1994-04-28 | 1995-12-28 | 윌리엄 이.힐러 | 전기적 접속부 제조 방법 및 반도체 디바이스 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3332891A (en) * | 1963-09-23 | 1967-07-25 | Union Carbide Corp | Process for the preparation of alpha-per-fluoro-p-xylylene polymers |
US3415986A (en) * | 1965-06-25 | 1968-12-10 | Union Carbide Corp | Process for masking a para-xylylene polymer and selectively etching it by a gaseous electrical glow discharge |
-
1997
- 1997-03-06 DE DE69737542T patent/DE69737542T2/de not_active Expired - Lifetime
- 1997-03-06 EP EP97103728A patent/EP0809291B1/en not_active Expired - Lifetime
- 1997-03-21 JP JP9068405A patent/JPH1041473A/ja active Pending
- 1997-03-21 KR KR1019970009781A patent/KR970067387A/ko not_active Application Discontinuation
- 1997-03-28 TW TW086103979A patent/TW346660B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6437872A (en) * | 1987-08-04 | 1989-02-08 | Seiko Epson Corp | Nonvolatile memory |
EP0601323A1 (en) * | 1992-12-10 | 1994-06-15 | International Business Machines Corporation | Integrated circuit chip composite |
US5373627A (en) * | 1993-11-23 | 1994-12-20 | Grebe; Kurt R. | Method of forming multi-chip module with high density interconnections |
KR950034610A (ko) * | 1994-04-28 | 1995-12-28 | 윌리엄 이.힐러 | 전기적 접속부 제조 방법 및 반도체 디바이스 |
Also Published As
Publication number | Publication date |
---|---|
EP0809291B1 (en) | 2007-04-04 |
TW346660B (en) | 1998-12-01 |
EP0809291A2 (en) | 1997-11-26 |
DE69737542D1 (de) | 2007-05-16 |
JPH1041473A (ja) | 1998-02-13 |
EP0809291A3 (en) | 1998-04-29 |
DE69737542T2 (de) | 2007-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Guiselin | Irreversible adsorption of a concentrated polymer solution | |
Katano et al. | Surface property of polymer films with fluoroalkyl side chains | |
Hozumi et al. | Spatially defined surface modification of poly (methyl methacrylate) using 172 nm vacuum ultraviolet light | |
ATE214644T1 (de) | Blitzverdampfungsverfahren einer mischung von teilchen und flüssig monomer | |
ES2066869T5 (es) | Material hidrofilico y metodo de fabricacion del mismo. | |
KR930023768A (ko) | 유기 중합체 막의 광증강 확산 패턴화 방법 | |
KR890003002A (ko) | 드라이 에칭 방법 | |
Chapiro | XIIth international meeting on radiation processing Avignon 25–30 March 2001 (Polymer irradiation: past–present and future) | |
IL143571A (en) | Methods for producing film having a layer containing a mixture of fluoropolymers and polyacrylates | |
Gabrielli et al. | Molecular interactions in mixed monolayers of polymers | |
KR970067387A (ko) | 금속간 유전체를 갖는 반도체 장치와 그 제조 방법 | |
AR009161A1 (es) | Procedimiento para la produccion de particulas expandibles de polimeros de estireno | |
BR9007906A (pt) | Processo para a producao de um polimero reticulado,esponjado contendo cloreto de vinila | |
JPS5456671A (en) | High polymer substrate having fluorinated surface | |
Wary et al. | Polymer developed to be interlayer dielectric | |
WO2003038384A1 (fr) | Procede de mesure de temperature, procede de traitement thermique et procede de fabrication de dispositif a semi-conducteur | |
JPH02273926A (ja) | 導電性パターン形成方法 | |
KR880013682A (ko) | 금속 중간층 부착 방법 및 이에 의해 생산된 매트릭스 | |
JPS577411A (en) | Plaster | |
JPS5638458A (en) | Formation of resist pattern | |
Kangwansupamonkon et al. | Effect of the third acrylated vinyl comonomer on absorption and desorption properties of styrene–divinylbenzene–alkyl acrylate terpolymers, imbibing solvent on a water surface | |
KR840008538A (ko) | 피복 또는 캡술화된 제품 및 그의 제조방법 | |
JPS649728A (en) | Heat-shrinkable film | |
KR900014463A (ko) | 폴리머 함유액의 가열처리 방법 및 장치 | |
JPS58176938A (ja) | 微細パタ−ン形成法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |