KR970060787A - ratio. Seed. Method and apparatus for multiple error correction of BCH code - Google Patents

ratio. Seed. Method and apparatus for multiple error correction of BCH code Download PDF

Info

Publication number
KR970060787A
KR970060787A KR1019960000204A KR19960000204A KR970060787A KR 970060787 A KR970060787 A KR 970060787A KR 1019960000204 A KR1019960000204 A KR 1019960000204A KR 19960000204 A KR19960000204 A KR 19960000204A KR 970060787 A KR970060787 A KR 970060787A
Authority
KR
South Korea
Prior art keywords
error
signal
bch
bch code
code
Prior art date
Application number
KR1019960000204A
Other languages
Korean (ko)
Inventor
박일근
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960000204A priority Critical patent/KR970060787A/en
Publication of KR970060787A publication Critical patent/KR970060787A/en

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

본 발명은 BCH 부호에 대한 다중오류 정정방법 및 장치에 관한 것으로서, 전송채널을 통해 수신된 BCH 부호를 n비트(n은 사용된 BCH 부호어의 길이) 지연시키는 지연기, BCH 부호와 목적부호를 입력으로 하여 두 부호간의 비트 차이수를 검출하고, 보정신호와 다중오류신호를 출력하는 상관기; 지연기의 출력과 상관기에서 출력되는 보정신호에 대하여 비트별로 배타논리합을 수행하는 가산기; t개의 오류정정능력 개수를 가지며, 가산기에서 출력되는 BCH 부호로부터 오류를 정정하여 복호데이터를 출력하는 BCH 복호기; BCH 복호기에서 출력되는 복수개의 오류증후신호와 상관기에서 출력되는 다중오류신호를 입력으로 하여 다중오류 발생시 오류정정된 부호가 t-1개 이하의 오류를 갖는가를 판단하고, 판단결과를 오류신호로 출력하는 오류검사기를 구비한다. 따라서 목적부호어가 BCH 부호화되어 전송되고, 이를 수신시 전송채널의 잡음등으로 인하여 BCH 부호어에 오류정정가능한 t개 이상의 다중오류가 발생하였을 경우에도 다중오류를 정정할 수 있으므로 전체 오류정정능력을 향상시킬 수 있다.The present invention relates to a multi-error correction method and apparatus for a BCH code, and more particularly, to a multi-error correction method and apparatus for a BCH code, which includes a delayer for delaying a BCH code received through a transmission channel into n bits (n is a length of a used BCH codeword) A correlator for detecting the number of bit differences between two codes as an input and outputting a correction signal and a multiple error signal; An adder for performing a bitwise OR operation on the output of the delay unit and the correction signal output from the correlator; a BCH decoder having t number of error correction capability and correcting an error from a BCH code output from an adder and outputting decoded data; A plurality of error symptom signals output from the BCH decoder and a plurality of error signals output from the correlator are input to determine whether there is an error of less than or equal to t-1 error correction codes in the occurrence of multiple errors, And an error checker. Therefore, when the target codeword is BCH encoded and transmitted, and when there are more than t multiple errors that can be corrected in the BCH coders due to the noise of the transmission channel during reception, it is possible to correct multiple errors, .

Description

비. 씨. 에이치(BCH) 부호의 다중오류 정정방법 및 장치ratio. Seed. Method and apparatus for multiple error correction of BCH code

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제1도는 본 발명에 의한 BCH 부호의 다중오류 정정장치를 나타낸 블록도.FIG. 1 is a block diagram showing a multiple error correction apparatus for a BCH code according to the present invention. FIG.

Claims (8)

전송채널을 통해 수신된 BCH 부호를 n비트(n은 사용된 BCH 부호어의 길이) 지연시키는 지연과정; 상기 BCH 부호와 목적부호간의 비트 차이수를 검출하고, 검출결과 상기 BCH 부호와 목적부호와의 비트 차이가 t 이하이거나 BCH 부호의 최소거리보다 클 경우에는 n개의 연속적인 ˝0˝으로 구성되고, t+1개 이상일 경우에는 n개의 연속적인 ˝0˝중 무작위 또는 미리 설정된 순서대로 상기 차이가 나는 2∼t개의 위치를 ˝1˝로 대치한 보정신호와, 상기 BCH 부호와 목적부호와의 비트 차이가 t+1개 이상일 경우에는 다중오류가 발생하였음을 나타내는 다중오류 신호를 출력하는 검출과정; 상기 지연된 BCH 부호와 상기 보정신호에 대하여 비트별로 배타논리합을 수행하는 배타논리합과정; 상기 배타논리합이 수행된 신호로부터 t개의 오류정정능력 개수에 대하여 오류를 정정하여 복호데이터와 복수개의 오류증후신호를 출력하는 BCH 복호과정; 및 상기 복수개의 오류증후신호와 상기 다중오류신호로부터 다중오류 발생시 오류정정된 부호가 t-1개 이하의 오류를 갖는가를 판단하고, 상기 다중오류신호가 출력되지 않는 경우와, 상기 다중오류신호가 출력되었으며 1∼t-1개의 오류가 발생되었을 경우에는 오류정정에 성공하였음을 나타내는 오류신호를, 상기 다중오류신호가 출력되었으며 1개의 오류가 발생되지 않았을 경우에는 오류정정에 실패했음을 나타내는 오류신호를 출력하는 오류검사과정을 구비하는 것을 특징으로 하는 비. 씨. 에이치(BCH) 부호에 대한 다중오류 정정방법.A delaying process of delaying a BCH code received through a transmission channel by n bits (n is a length of a used BCH codeword); Detecting a number of bit differences between the BCH code and an object code, and if the bit difference between the BCH code and the object code is less than t or greater than a minimum distance of the BCH code, when the number of t + 1s is equal to or larger than 1, a correction signal in which 2 & ttimes. positions that differ from each other in random or predetermined order among n consecutive < RTI ID = And outputting a multiple error signal indicating that multiple errors occur when the difference is equal to or greater than t + 1; Performing an XOR operation on the delayed BCH code and the correction signal on a bit-by-bit basis; A BCH decoding step of correcting an error with respect to the number of error correcting capabilities of t from the signal subjected to the XOR operation and outputting decoded data and a plurality of error symptom signals; And determining from the plurality of error symptom signals and the multiple error signal whether there is an error of less than (t-1) error correcting codes when multiple errors occur, and when the multiple error signals are not output, An error signal indicating that the error correction has succeeded when 1 to t-1 errors have occurred, and an error signal indicating that the error correction has failed if the multiple error signal is outputted and one error has not occurred And an error checking process for outputting the error. Seed. (Multiple Error Correction Method for BCH Code). 전송채널을 통해 수신된 BCH 부호를 n비트(n은 사용된 BCH 부호어의 길이) 지연시키는 지연기; 상기 BCH 부호와 목적부호를 입력으로 하여 두 부호간의 비트 차이수를 검출하고, 보정신호와 다중오류신호를 출력하는 상관기; 상기 지연기의 출력과 상기 상관기에서 출력되는 보정신호에 대하여 비트별로 배타논리합을 수행하는 가산기; t개의 오류정정능력 개수를 가지며, 상기 가산기에서 출력되는 BCH 부호로부터 오류를 정정하여 복호데이터를 출력하는 BCH 복호기; 및 상기 BCH 복호기에서 출력되는 복수개의 오류증후신호와 상기 상관기에서 출력되는 다중오류신호를 입력으로 하여 다중오류 발생시 오류정정된 부호가 t-1개 이하의 오류를 갖는가를 판단하고, 판단 결과를 오류신호로 출력하는 오류검사기를 구비하는 것을 특징으로 하는 비. 씨. 에이치(BCH) 부호에 대한 다중오류 정정장치.A delay for delaying the BCH code received through the transmission channel to n bits (n is the length of the BCH codeword used); A correlator for receiving the BCH code and the object code to detect the number of bit differences between the two codes and outputting a correction signal and a multiple error signal; An adder for performing an XOR operation on an output of the delay unit and a correction signal output from the correlator on a bit by bit basis; a BCH decoder having t number of error correction capability and correcting errors from the BCH code output from the adder and outputting decoded data; And a plurality of error symptom signals output from the BCH decoder and a plurality of error signals output from the correlator are input to determine whether there is an error of less than or equal to t-1 error correcting codes when multiple errors occur, And outputting a signal as a signal. Seed. (Multiple Error Correction Device for BCH Code). 제2항에 있어서, 상기 상관기에서 출력되는 보정신호는 n개의 데이터열로서, 상기 BCH 부호와 목적부호와의 비트 차이가 t 이하일 경우 n개의 연속적인 ˝0˝을 상기 가산기로 출력하는 것을 특징으로 하는 비. 씨. 에이치(BCH) 부호에 대한 다중오류 정정장치.The apparatus as claimed in claim 2, wherein the correction signal output from the correlator is n data strings, and when the bit difference between the BCH code and the object code is equal to or smaller than t, n consecutive 0 & The rain. Seed. (Multiple Error Correction Device for BCH Code). 제2항에 있어서, 상기 상관기에서 출력되는 보정신호는 n개의 데이터열로서, 상기 BCH 부호와 목적부호와의 비트 차이가 t+1개 이상일 경우에는 n개의 연속적인 ˝0˝중에 무작위 또는 미리 설정된 순서대로 상기 차이가 나는 2∼t개의 위치를 ˝1˝로 대치하여 상기 가산기로 출력하는 것을 특징으로 하는 비. 씨. 에이치(BCH) 부호에 대한 다중오류 정정장치.3. The apparatus of claim 2, wherein the correction signal output from the correlator is n data strings, and when the bit difference between the BCH code and the object code is t + 1 or more, the correction signal is randomly or pre- In the order of 2 & t & t & squ & Seed. (Multiple Error Correction Device for BCH Code). 제2항에 있어서, 상기 상관기에서 출력되는 보정신호는 n개의 데이터열로서, 상기 BCH 부호와 목적부호와의 비트 차이가 BCH 부호의 최소거리보다 클 경우 n개의 연속적인 ˝0˝을 상기 가산기로 출력하는 것을 특징으로 하는 비. 씨. 에이치(BCH) 부호에 대한 다중오류 정정장치.3. The adaptive equalizer of claim 2, wherein the correction signal output from the correlator is n data strings, and when the bit difference between the BCH code and the object code is larger than the minimum distance of the BCH code, And outputs the signal. Seed. (Multiple Error Correction Device for BCH Code). 제2항에 있어서, 상기 상관기에서 출력되는 다중오류신호는 상기 BCH 부호와 목적부호와의 비트 차이가 t+1개 이상일 경우 다중오류가 발생한 것으로 판단하여 상기 오류검사기로 전달하는 신호인 것을 특징으로 하는 비. 씨. 에이치(BCH) 부호에 대한 다중오류 정정장치.3. The error checking apparatus of claim 2, wherein the multiple error signal output from the correlator is a signal transmitted to the error checker when it is determined that multiple errors have occurred when the bit difference between the BCH code and the object code is t + 1 or more, The rain. Seed. (Multiple Error Correction Device for BCH Code). 제2항에 있어서, 상기 오류검사기에서는 상기 다중오류신호에 다중오류가 발생하지 않았다는 신호가 전달될 경우와, 상기 다중오류신호에 다중오류가 발생하였다는 신호가 전달되어 상기 오류검사기에서 검사해 본 결과 1∼t-1개의 오류가 발생되었을 경우에는 오류정정에 성공하였음을 나타내는 오류신호를 출력하는 것을 특징으로 하는 비. 씨. 에이치(BCH) 부호에 대한 다중오류 정정장치.3. The method of claim 2, wherein the error checker receives a signal indicating that no multiple error has occurred in the multiple error signal and a signal indicating that multiple errors have occurred in the multiple error signal, And outputs an error signal indicating that the error correction has succeeded if the result of 1 to (t-1) errors has occurred. Seed. (Multiple Error Correction Device for BCH Code). 제2항에 있어서, 상기 오류검사기에서는 상기 다중오류신호에 다중오류가 발생하였다는 신호가 전달되어 상기 오류검사기에서 검사해 본 결과 1개의 오류가 발생되지 않았을 경우에는 오류정정에 실패했음을 나타내는 오류신호를 출력하는 것을 특징으로 하는 비. 씨. 에이치(BCH) 부호에 대한 다중오류 정정장치.3. The method of claim 2, wherein the error checker receives a signal indicating that multiple errors have occurred in the multiple error signal, and if the error checker determines that no error has occurred, And outputs the output signal. Seed. (Multiple Error Correction Device for BCH Code). ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.
KR1019960000204A 1996-01-08 1996-01-08 ratio. Seed. Method and apparatus for multiple error correction of BCH code KR970060787A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960000204A KR970060787A (en) 1996-01-08 1996-01-08 ratio. Seed. Method and apparatus for multiple error correction of BCH code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960000204A KR970060787A (en) 1996-01-08 1996-01-08 ratio. Seed. Method and apparatus for multiple error correction of BCH code

Publications (1)

Publication Number Publication Date
KR970060787A true KR970060787A (en) 1997-08-12

Family

ID=66218526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000204A KR970060787A (en) 1996-01-08 1996-01-08 ratio. Seed. Method and apparatus for multiple error correction of BCH code

Country Status (1)

Country Link
KR (1) KR970060787A (en)

Similar Documents

Publication Publication Date Title
US5230003A (en) Decoding system for distinguishing different types of convolutionally-encoded signals
US5461629A (en) Error correction in a spread spectrum transceiver
US7418644B2 (en) System for error correction coding and decoding
US8539305B2 (en) Semiconductor apparatus and data processing method
US5852639A (en) Resynchronization apparatus for error correction code decoder
US8082485B1 (en) Method and apparatus for detecting Viterbi decoder errors due to quasi-catastrophic sequences
US4110735A (en) Error detection and correction
EP1441460B1 (en) Impulse noise suppression device
EP0612166B1 (en) A method and apparatus for error-control coding in a digital data communications system
US5809042A (en) Interleave type error correction method and apparatus
RU2295196C1 (en) Communication channel quality control method
KR970060787A (en) ratio. Seed. Method and apparatus for multiple error correction of BCH code
EP0650266B1 (en) An error correction code decoder and a method thereof
RU2295198C1 (en) Code cyclic synchronization method
US6357031B1 (en) Serial data transmission apparatus and method with a data checking feature
EP1416660A1 (en) Improved FEC decoder and method
KR19980066078A (en) Circuits and Methods for Detecting Errors in Received Data
JP2717987B2 (en) Phase uncertainty elimination method using shortened BCH code
KR100259296B1 (en) Error correction method
KR930010934B1 (en) Error correcting decoding method and apparatus
RU2223598C2 (en) Method for decoding variable-length noise- immune concatenated code
JPH08204768A (en) Digital signal transmitter and receiver
JP2600581B2 (en) Code synchronization circuit
JPH05235906A (en) Decoder fro multi-dimension code and error correction/ detection system using decoder
JP4280005B2 (en) Error correction apparatus and receiver using the error correction apparatus

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid